Samsung estaría desarrollando dos nuevas familias de memoria NAND denominadas zNAND-T y zNAND-I, diseñadas para responder a diferentes necesidades de los sistemas de inteligencia artificial. La primera se centraría en aumentar el ancho de banda para transferir grandes volúmenes de información, mientras que la segunda buscaría mejorar el rendimiento de acceso aleatorio mediante un mayor número de operaciones de entrada y salida por segundo.
La información procede del medio surcoreano ZDNET Korea, recogida posteriormente por IT Home, y amplía los planes conocidos de Samsung para su tecnología zNAND-O, presentada durante el Future of Memory and Storage 2026. Las tres propuestas apuntan a una mayor especialización del almacenamiento NAND, especialmente en centros de datos e infraestructuras donde el movimiento de información puede limitar el rendimiento de los aceleradores de IA.
zNAND-T utilizaría chips NAND apilados mediante TSV para aumentar el ancho de banda
La primera de estas tecnologías sería zNAND-T, cuya letra T hace referencia a Throughput, es decir, la cantidad de información que puede transferirse durante un intervalo determinado. Samsung estaría preparando una arquitectura orientada a cargas de trabajo que necesitan mover grandes bloques de datos entre el almacenamiento y los sistemas de procesamiento.
Según ZDNET Korea, su planteamiento sería similar al de High Bandwidth Flash (HBF), una tecnología impulsada conjuntamente por Sandisk y SK hynix. Ambas compañías están desarrollando una nueva categoría de memoria NAND que busca combinar una capacidad elevada con velocidades de transferencia superiores a las del almacenamiento flash convencional.
La propuesta de Samsung recurriría a múltiples chips NAND apilados verticalmente y conectados mediante vías a través del silicio (TSV). Estas conexiones permiten establecer rutas eléctricas entre diferentes capas, facilitando el acceso paralelo a los chips y aumentando potencialmente el ancho de banda disponible.
Esta arquitectura podría resultar útil para cargar modelos de lenguaje de gran tamaño, transferir conjuntos de datos o alimentar aceleradores que necesitan acceder continuamente a grandes volúmenes de información. Sin embargo, el rendimiento no depende exclusivamente del apilamiento: también intervienen la interfaz de comunicación, el controlador y la capacidad del software para aprovechar las transferencias paralelas.
Por ahora, Samsung no ha comunicado cifras de ancho de banda, capacidad ni número de chips apilados para zNAND-T. Tampoco existe confirmación de que vaya a adoptar el estándar HBF desarrollado por sus competidores, por lo que la similitud tecnológica no debe interpretarse como compatibilidad garantizada entre ambas propuestas.
zNAND-I priorizaría los IOPS para los accesos aleatorios durante la inferencia
La segunda variante sería zNAND-I, donde la letra I alude a IOPS (Input/Output Operations Per Second), una medida que expresa cuántas operaciones de lectura y escritura puede completar un dispositivo cada segundo.
A diferencia de zNAND-T, esta tecnología estaría orientada a numerosos accesos de pequeño tamaño realizados de forma frecuente, en lugar de priorizar transferencias secuenciales de grandes cantidades de datos. Se trata de una distinción importante porque un dispositivo con elevado ancho de banda no necesariamente ofrece el mejor rendimiento cuando debe gestionar miles de solicitudes independientes.
Una de las aplicaciones mencionadas es la descarga de la caché KV (Key-Value Cache) hacia almacenamiento NAND. Los modelos de lenguaje utilizan esta estructura para conservar información intermedia durante la generación de respuestas, evitando repetir determinados cálculos. Su tamaño puede crecer considerablemente cuando aumentan la longitud del contexto y el número de usuarios atendidos simultáneamente.
Trasladar parte de esa información desde HBM o DRAM hacia memoria NAND de alta capacidad podría reducir la necesidad de mantener todos los datos en memoria rápida. Sin embargo, la latencia del almacenamiento flash continúa siendo muy superior a la de la memoria utilizada directamente por los aceleradores, por lo que no constituye un reemplazo equivalente.
Para que esta estrategia resulte útil, los sistemas necesitan mecanismos de caché, planificación de accesos y transferencia anticipada de datos. La mejora real dependerá de cómo se repartan las operaciones entre los distintos niveles de memoria y de si los accesos al almacenamiento pueden realizarse sin detener continuamente el procesamiento.
zNAND-O completa una familia orientada a diferentes cargas de inteligencia artificial
Samsung ya había mostrado zNAND-O durante el Future of Memory and Storage 2026, celebrado en agosto. A diferencia de las nuevas variantes, esta tecnología cuenta con una presentación oficial y está concebida para aplicaciones de inteligencia artificial local que necesitan combinar capacidad, baja latencia y eficiencia energética.
La compañía describió entonces configuraciones con cuatro y ocho chips V-NAND apilados, utilizando técnicas de integración tridimensional para mejorar el rendimiento de entrada y salida. La propuesta busca establecer un nivel de almacenamiento intermedio entre la memoria DRAM y las soluciones NAND convencionales.
Con la incorporación de zNAND-T y zNAND-I, Samsung estaría diferenciando sus desarrollos según el tipo de carga de trabajo:
| Tecnología | Principal objetivo | Aplicaciones previstas |
|---|---|---|
| zNAND-O | Baja latencia y eficiencia | IA local y procesamiento en tiempo real |
| zNAND-T | Mayor ancho de banda | Transferencias de grandes volúmenes de datos en centros de datos |
| zNAND-I | Elevado rendimiento IOPS | Accesos aleatorios y descarga de caché KV |
Esta especialización responde a una limitación de las arquitecturas tradicionales: no todos los sistemas de IA necesitan el mismo tipo de acceso al almacenamiento. Mientras unos dependen de mover grandes conjuntos de datos rápidamente, otros realizan numerosas operaciones pequeñas cuyo rendimiento está condicionado principalmente por la latencia.
El apilamiento NAND plantea desafíos de fabricación y controladores
Aunque las conexiones TSV permiten aumentar el paralelismo entre chips, también introducen dificultades relacionadas con el empaquetado, la disipación térmica y el rendimiento de fabricación. Un diseño con más capas necesita mantener conexiones fiables y controlar el calor generado durante las operaciones de lectura y escritura.
A ello se suma la complejidad del controlador de memoria, especialmente en productos destinados a maximizar los IOPS. La gestión de colas, la planificación de comandos y los mecanismos internos de traducción de direcciones pueden condicionar el resultado incluso cuando los chips NAND ofrecen mejores prestaciones.
En el caso de zNAND-T, el ancho de banda interno también debe estar acompañado por una interfaz externa suficientemente rápida. De lo contrario, parte de la capacidad de transferencia proporcionada por los chips apilados quedaría desaprovechada al enviar los datos hacia el procesador o acelerador.
Samsung necesitará demostrar, además, que las mejoras de rendimiento compensan el incremento de complejidad y los costes de fabricación. Estas cuestiones serán especialmente importantes frente a otras soluciones de almacenamiento avanzado y memoria de gran capacidad destinadas a centros de datos.
Samsung todavía no ha anunciado especificaciones ni fechas de lanzamiento
Por el momento, zNAND-T y zNAND-I continúan siendo desarrollos conocidos mediante informaciones de fuentes industriales, sin una presentación comercial oficial por parte de Samsung. No se han detallado capacidades, interfaces, controladores, número de capas, resistencia de escritura ni resultados de rendimiento.
Tampoco existen fechas confirmadas de producción, distribución de muestras o disponibilidad comercial. Por ello, sería prematuro considerar estas tecnologías como nuevas familias de SSD listas para llegar al mercado.
Su repercusión inmediata sobre los ordenadores domésticos también sería limitada. Los objetivos descritos se concentran en centros de datos e infraestructura de inteligencia artificial, donde los requisitos de capacidad y acceso a datos son diferentes de los habituales en un SSD NVMe para videojuegos.
A largo plazo, determinadas mejoras de controladores o arquitecturas NAND podrían extenderse a estaciones de trabajo y otras plataformas, aunque no hay ningún anuncio que confirme esa evolución. La principal novedad es que Samsung estaría preparando tres líneas de almacenamiento especializado para distintos escenarios de IA, una estrategia cuya competitividad dependerá de las prestaciones reales, el consumo energético y los costes de fabricación.
Vía: Guru3D
