CXMT estaría encontrando serias dificultades para aumentar la producción de memoria HBM3, una tecnología mucho más compleja de fabricar que la DRAM convencional. Según un informe procedente de Corea del Sur, el rendimiento de fabricación de sus chips HBM3 de 8 capas se mantendría entre el 25% y el 30%, principalmente por problemas relacionados con los TSV y el proceso de apilado.
La situación resulta especialmente relevante porque CXMT ha ganado terreno durante los últimos años suministrando DRAM convencional a fabricantes chinos mientras Samsung, SK hynix y Micron destinaban más capacidad hacia HBM. Dar el salto a memoria de alto ancho de banda permitiría a la compañía participar directamente en el mercado de aceleradores de inteligencia artificial, pero las dificultades actuales muestran la enorme barrera tecnológica que todavía debe superar.
Los TSV estarían frenando la producción de HBM3
La información, atribuida a fuentes de la industria por el medio coreano Chosun Biz, señala que CXMT estaría teniendo problemas para fabricar correctamente las conexiones TSV necesarias para comunicar las diferentes capas de memoria que forman cada pila HBM.
Los TSV, o vías a través del silicio, consisten en conexiones verticales extremadamente pequeñas que atraviesan los dies de DRAM. Su función es permitir que las distintas capas apiladas intercambien señales entre sí y con el die base que conecta la memoria con la GPU, acelerador o procesador correspondiente.
Según el informe, un chip HBM de CXMT podría incorporar alrededor de 3.000 TSV, por lo que cualquier desviación durante su fabricación puede provocar defectos capaces de inutilizar una pila completa. Cuanto mayor es el número de capas y conexiones, más difícil resulta mantener elevados niveles de rendimiento de fabricación.
El problema no terminaría ahí. CXMT estaría encontrando igualmente dificultades en el apilado y bonding de los diferentes dies de DRAM, dos etapas críticas porque todas las capas deben quedar alineadas con enorme precisión antes de completar las interconexiones.
Solo alrededor de una quinta parte superaría todo el proceso
El rendimiento inicial señalado por las fuentes se situaría entre el 25% y el 30% para los módulos HBM3 de 8 capas, una cifra todavía muy baja para una fabricación económicamente competitiva a gran escala.
A ello se añadiría una segunda fase de validación en la que solo alrededor del 70% de los productos obtenidos superaría las pruebas y evaluaciones posteriores. Combinando ambas etapas, el resultado efectivo terminaría situándose aproximadamente alrededor del 20%, aunque las cifras deben tomarse como estimaciones procedentes de fuentes de la industria y no como datos oficiales publicados por CXMT.
El informe lo expresa de otra forma: cerca de 80 unidades de cada 100 no lograrían superar todo el proceso de producción y control de calidad. Para una tecnología tan costosa como HBM, semejante tasa de descarte puede afectar considerablemente al coste por chip funcional.
La compañía china domina desde hace años la fabricación de DRAM convencional, pero trasladar un proceso de memoria tradicional hacia una pila HBM exige controlar simultáneamente fabricación, TSV, adelgazamiento de obleas, apilado, bonding y encapsulado avanzado. Precisamente ahí aparece una de las principales diferencias frente a aumentar simplemente la capacidad de producción de DDR o LPDDR.
Fabricar HBM es mucho más complejo que producir DRAM convencional
Aunque las pilas HBM utilizan dies de DRAM, la dificultad real aparece al combinar múltiples capas dentro de un único encapsulado. HBM3 puede utilizar pilas de 8 o 12 dies, mientras las generaciones más recientes avanzan hacia configuraciones todavía más densas.
Cada capa debe ser extremadamente fina y quedar perfectamente alineada con las demás. Los fabricantes necesitan después conectar miles de TSV verticales manteniendo integridad eléctrica y térmica, todo ello sin introducir partículas, deformaciones o defectos que puedan comprometer el conjunto.
La dificultad seguirá aumentando con HBM4 y posteriores generaciones. Fabricantes como SK hynix están evaluando hybrid bonding para eliminar progresivamente los microbumps tradicionales, utilizando uniones directas entre superficies de cobre y materiales dieléctricos.
Este enfoque permite reducir distancias entre conexiones y aumentar la densidad, pero exige superficies extremadamente planas y entornos de fabricación prácticamente libres de contaminación. Una pequeña partícula puede impedir que dos superficies queden correctamente unidas y convertir todo el stack en defectuoso.
CXMT quiere entrar en un mercado dominado por tres fabricantes
El desafío aparece justo cuando HBM se ha convertido en uno de los componentes más demandados de toda la infraestructura de inteligencia artificial. GPU y aceleradores necesitan cantidades cada vez mayores de memoria de alto ancho de banda, lo que está obligando a los fabricantes a expandir rápidamente su capacidad.
Actualmente, el mercado continúa ampliamente dominado por SK hynix, Samsung y Micron, compañías que llevan varias generaciones desarrollando conjuntamente procesos de DRAM, TSV y encapsulado avanzado.
CXMT ha encontrado hasta ahora una oportunidad diferente. Mientras esos fabricantes destinaban más recursos hacia HBM, la empresa china ha podido cubrir parte de la demanda de DRAM convencional dentro del mercado doméstico, ampliando progresivamente su presencia.
Entrar en HBM permitiría reducir la dependencia china de proveedores extranjeros para aceleradores de inteligencia artificial, pero un rendimiento efectivo cercano al 20% todavía estaría muy lejos de los niveles necesarios para competir en costes y volumen con los grandes fabricantes internacionales.
Mejorar el rendimiento será clave para escalar la producción
El principal objetivo para CXMT pasa ahora por aumentar la consistencia de sus TSV y perfeccionar el proceso de apilado. Incluso pequeñas mejoras pueden tener un impacto enorme sobre el número final de chips funcionales obtenidos por oblea, especialmente cuando cada producto integra numerosos dies.
Los problemas descritos tampoco significan que CXMT haya fracasado con HBM. Las primeras generaciones de cualquier proceso avanzado suelen comenzar con rendimientos bajos, y la verdadera prueba estará en la velocidad con la que consiga elevarlos durante los próximos ciclos de producción.
Si consigue superar estas dificultades, CXMT podría convertirse en un participante relevante dentro de la cadena china de aceleradores de IA. Por ahora, sin embargo, el informe refleja que fabricar HBM competitiva requiere mucho más que disponer de una buena tecnología de DRAM: encapsulado, TSV y bonding están demostrando ser obstáculos igual de importantes.
Vía: Wccftech
