Micron ha cuestionado las ventajas de la arquitectura de memoria DRAM 4F², una tecnología que promete reducir el tamaño de las celdas y aumentar la densidad de almacenamiento. Durante una presentación sobre su hoja de ruta, el fabricante aseguró que lleva más de 20 años investigando esta estructura sin encontrar una vía de escalabilidad viable, poniendo en duda sus beneficios frente a los diseños convencionales 6F².
Las declaraciones llegan mientras los fabricantes chinos CXMT y YMTC avanzan en sus propios desarrollos basados en 4F². La primera prepara módulos DDR5 RDIMM para servidores antes de finalizar 2026, mientras que YMTC investiga una nueva memoria DRAM capaz de alcanzar 9.600 MT/s. Ambas iniciativas buscan superar las limitaciones de miniaturización asociadas al acceso restringido a equipos avanzados de litografía EUV.
La arquitectura 4F² promete reducir hasta un 40% el tamaño de las celdas DRAM
La tecnología 4F² modifica la disposición de los componentes que forman una celda DRAM, integrada fundamentalmente por un transistor y un condensador. En lugar de mantener una distribución convencional, aprovecha estructuras verticales para reducir la superficie ocupada por cada celda dentro del chip.
La denominación hace referencia al área teórica necesaria para almacenar un bit, expresada mediante cuatro veces el cuadrado de la dimensión mínima de fabricación (F). Frente a la arquitectura 6F², este planteamiento permite reducir aproximadamente un tercio la superficie nominal de la celda cuando se utiliza la misma dimensión de referencia.
Las estimaciones citadas apuntan a reducciones de área del 30% al 40% y aumentos potenciales de densidad del 30% al 50%. Sin embargo, estos porcentajes corresponden a ventajas geométricas y no garantizan automáticamente que un chip comercial pueda almacenar esa cantidad adicional de información.
La diferencia es importante porque la densidad efectiva también depende de la organización de los condensadores, las interconexiones y el espacio necesario para otros circuitos. Una estructura más compacta puede perder parte de sus ventajas si exige procesos adicionales o presenta dificultades para mantener un rendimiento de fabricación adecuado.
Micron considera que 4F² presenta problemas fundamentales de escalabilidad
Durante la presentación, Scott DeBoer, presidente y responsable de tecnología y productos de Micron, explicó que la compañía lleva más de dos décadas evaluando la arquitectura 4F². Aunque reconoce que puede fabricarse, considera que sus problemas de complejidad y coste impiden justificar una transición desde 6F².
El directivo fue especialmente crítico con la supuesta ventaja de densidad, que calificó como «algo parecido a un mito». Según su explicación, el elemento decisivo para determinar la cantidad de memoria obtenida por oblea es la separación entre los condensadores, más que la disposición nominal de los transistores dentro de cada celda.
Esto significa que una reducción del área teórica no se traduce necesariamente en más bits útiles por oblea. Los fabricantes deben equilibrar dimensiones, dificultades de fabricación y costes, especialmente cuando trabajan con tecnologías próximas a los límites físicos de miniaturización.
DeBoer también advirtió de que 4F² presenta dificultades fundamentales para continuar reduciendo sus dimensiones. Por ese motivo, Micron mantendrá su estrategia de desarrollo con celdas 6F² mientras investiga arquitecturas DRAM tridimensionales, que permitirían aumentar la capacidad mediante nuevas estructuras de apilamiento.
CXMT prepara módulos DDR5 RDIMM con celdas 4F² antes de finalizar 2026
La posición de Micron contrasta con la estrategia de CXMT, que pretende introducir módulos DDR5 RDIMM para servidores basados en celdas 4F² antes de terminar 2026. La compañía china considera que esta arquitectura puede proporcionar una vía alternativa para aumentar la densidad sin depender exclusivamente de procesos litográficos más avanzados.
El desarrollo resulta especialmente relevante por las restricciones que afectan al acceso de los fabricantes chinos a determinados equipos occidentales de litografía EUV. Aprovechar estructuras verticales podría ayudar a compensar parte de esas limitaciones, aunque no elimina las dificultades de fabricación asociadas a los procesos DUV.
Según el especialista en semiconductores Fred Chen, si CXMT consigue resolver los problemas técnicos de esta arquitectura, podría alcanzar una densidad efectiva comparable a la de un nodo DRAM 1d partiendo de tecnología 1c. Se trata de una posibilidad condicionada al éxito del desarrollo, no de una transición que ya se haya demostrado comercialmente.
La principal incógnita es si CXMT podrá fabricar estas memorias con un rendimiento de producción suficiente para comercializarlas a gran escala. Presentar un módulo funcional no equivale a demostrar que miles de obleas puedan procesarse con costes competitivos y niveles de fiabilidad adecuados para servidores.
YMTC desarrolla memoria DRAM 4F² de 9.600 MT/s con transistores verticales
Otro fabricante que está explorando esta tecnología es YMTC, conocido principalmente por sus memorias NAND. Según un informe de Counterpoint Research, la empresa busca extender sus conocimientos de fabricación y su tecnología de unión de obleas Xtacking al desarrollo de nuevas generaciones DRAM.
Desde octubre de 2025, YMTC trabaja en memoria LPDDR5 de 16 Gb con una velocidad de 7.500 MT/s, utilizando su instalación Fab 2 para investigación y pruebas. La capacidad asociada a estas actividades ronda las 5.000 obleas mensuales, sin que todavía se haya incorporado la tecnología High-k Metal Gate (HKMG) a ese desarrollo.
En paralelo, la compañía prepara una versión más avanzada basada en transistores de canal vertical (VCT) y una estructura de celda 4F², cuyo objetivo es alcanzar 9.600 MT/s. Su hoja de ruta contempla trasladar posteriormente la fabricación a Fab 3, aunque el inicio de producción a gran escala dependerá de que consiga cumplir los requisitos técnicos previstos.
Conviene diferenciar ambas iniciativas: la LPDDR5 de 7.500 MT/s se encuentra en actividades de investigación y pruebas, mientras que el diseño de 9.600 MT/s todavía está en desarrollo. Counterpoint no presenta esta última velocidad como un resultado comercial verificado ni proporciona una fecha definitiva de lanzamiento.
HKMG y DRAM 3D marcan dos vías para continuar aumentando la densidad
Además de modificar la estructura de las celdas, CXMT y YMTC investigan tecnologías High-k Metal Gate (HKMG) para mejorar el comportamiento de sus transistores. Este enfoque utiliza materiales aislantes de alta constante dieléctrica, como el óxido de hafnio (HfO₂), junto con puertas metálicas.
Su principal ventaja es mejorar el control eléctrico del transistor y reducir determinadas corrientes de fuga, aspectos importantes cuando disminuyen las dimensiones de fabricación. Sin embargo, introducir HKMG tampoco garantiza resolver todos los problemas de escalabilidad de una arquitectura 4F².
Micron, por su parte, considera más prometedor avanzar hacia DRAM 3D, donde la capacidad podría aumentar mediante el apilamiento de múltiples capas de memoria. Aunque 4F² también utiliza componentes verticales, no debe confundirse con una arquitectura tridimensional basada en varias capas de celdas DRAM.
La diferencia entre ambas estrategias todavía debe evaluarse mediante resultados industriales. CXMT pretende introducir 4F² en productos DDR5, YMTC continúa desarrollando su propuesta de 9.600 MT/s y Micron cuestiona su rentabilidad a largo plazo. El factor decisivo no será únicamente reducir la superficie de las celdas, sino conseguir más capacidad útil por oblea con costes, fiabilidad y rendimientos de fabricación competitivos.
Vía: Wccftech
