Samsung todavía no ha lanzado oficialmente el futuro Exynos 2700, pero nuevas filtraciones ya apuntan directamente hacia la siguiente generación de chips de la compañía. La información sugiere que la firma surcoreana habría comenzado las primeras pruebas internas de un nuevo Exynos fabricado bajo un proceso de 1,4 nm GAA, pese a que la tecnología todavía seguiría en una fase temprana de desarrollo.
Según los datos compartidos por el filtrador @SPYGO19726, el nuevo SoC mantendría una configuración de 10 núcleos dividida en un esquema 2 + 4 + 4, aunque elevando notablemente tanto las frecuencias como el tamaño de la memoria caché integrada. La filtración también apunta a mejoras importantes en eficiencia energética gracias a la evolución del próximo nodo de fabricación de Samsung.
Samsung elevaría las frecuencias hasta los 4,5 GHz
La configuración filtrada habla de dos núcleos Prime funcionando a 4,5 GHz, acompañados por cuatro núcleos de rendimiento trabajando a 3,8 GHz y otros cuatro núcleos de eficiencia situados en 2,0 GHz. Todo ello seguiría formando parte de una arquitectura de 10 núcleos diseñada para aumentar rendimiento sin abandonar la eficiencia energética.
La filtración también menciona que el futuro chip estaría fabricado utilizando el próximo proceso 1,4 nm GAA de Samsung, una tecnología que todavía requerirá varias iteraciones antes de alcanzar niveles de producción realmente estables. Distintas informaciones previas ya apuntaban a que la compañía continúa priorizando estabilidad de rendimiento y mejora de yields frente a una carrera directa contra TSMC.
Según los datos iniciales, el salto al nodo de 1,4 nm podría aportar aproximadamente un 25% de mejora en eficiencia energética, algo especialmente importante teniendo en cuenta el enorme consumo asociado actualmente a IA, aceleradores integrados y procesamiento avanzado dentro de dispositivos móviles de próxima generación.
Los 96 MB de SLC serían la clave del nuevo Exynos
El detalle más llamativo de la filtración gira alrededor de los supuestos 96 MB de System Level Cache (SLC) integrados dentro del chip, una cifra extremadamente superior a la vista actualmente dentro del mercado smartphone. Para ponerlo en contexto, los chips móviles más avanzados apenas rondan los 10 MB de SLC, como ocurre con el reciente MediaTek Dimensity 9500.
La función principal de esta memoria consiste en reducir latencias y aumentar el ancho de banda interno almacenando datos utilizados frecuentemente por distintos componentes del chip. Gracias a ello, elementos como CPU, GPU, NPU o el procesador de imagen pueden reducir accesos constantes a memoria externa durante tareas especialmente intensivas.
La filtración también menciona un supuesto bus ultrarrápido y extremadamente ancho diseñado para reducir todavía más la latencia entre CPU y GPU. Todo ello apuntaría hacia un enfoque muy centrado en IA avanzada, inferencia local y procesamiento intensivo dentro del propio dispositivo.
El tamaño del chip podría convertirse en un problema
A pesar de lo prometedor de estas especificaciones, la filtración también deja bastante claro que integrar 96 MB de SLC tendría un impacto enorme sobre el tamaño físico del chip y las dimensiones del encapsulado. La memoria caché ocupa una parte considerable del silicio, por lo que aumentar esa capacidad hasta niveles tan extremos terminaría disparando costes y complejidad de fabricación.
Esto supondría un problema importante para dispositivos móviles tradicionales, ya que un chip demasiado grande termina incrementando costes de producción, consumo energético y dificultades térmicas. Precisamente por eso, varios analistas consideran que un diseño de este tipo podría encajar mejor en otros segmentos más allá de smartphones convencionales.
Por ahora conviene tratar toda esta información con bastante cautela, especialmente teniendo en cuenta que Samsung todavía continúa afinando su tecnología de 1,4 nm GAA. Aun así, la filtración vuelve a reflejar hasta qué punto la compañía sigue buscando nuevas formas de competir contra TSMC, MediaTek y Qualcomm dentro del sector de semiconductores avanzados.
Vía: Wccftech
