SK hynix ha dado a conocer H-TPU (Hynix Transaction Processing Unit), una nueva arquitectura de procesadores programables diseñada específicamente para los controladores de unidades SSD. La compañía asegura que cada núcleo puede funcionar con solo el 2,5% del consumo energético de un núcleo de CPU convencional, ocupando aproximadamente una vigesimoquinta parte de su superficie de silicio.
La tecnología fue presentada por Koo In-je, vicepresidente de SK hynix, durante la conferencia International SoC Design Conference (ISOCC) 2026, celebrada el 12 de octubre en Incheon, Corea del Sur. Según informa The Elec, el fabricante pretende utilizar H-TPU en futuros SSD empresariales y soluciones de almacenamiento para inteligencia artificial, distribuyendo las operaciones entre más de 100 pequeños procesadores especializados.
H-TPU distribuye las tareas de un controlador SSD entre más de 100 procesadores
Los controladores SSD tradicionales utilizan núcleos de CPU de propósito general para gestionar las operaciones de lectura, escritura y administración de la memoria NAND. Estas tareas incluyen el procesamiento de comandos, la actualización de metadatos y el control de los búferes, además de funciones más complejas como la recuperación de errores.
El problema aparece cuando aumenta el número de operaciones que debe gestionar el controlador. Mientras las interfaces PCIe y las propias memorias NAND ofrecen velocidades cada vez mayores, el procesador encargado de coordinar las transferencias necesita dedicar más recursos a tareas repetitivas. Incrementar su capacidad mediante núcleos convencionales puede elevar el consumo y la superficie ocupada dentro del chip.
La solución de SK hynix consiste en dividir el procesamiento en numerosas funciones pequeñas, asignadas a diferentes unidades H-TPU. En lugar de concentrar el trabajo en unos pocos núcleos potentes, el controlador puede ejecutar varias operaciones de forma distribuida y reservar la CPU generalista para tareas que requieren una lógica más compleja.
Según explicó Koo In-je, cada procesador H-TPU utiliza una canalización simplificada de cuatro etapas y ejecución en orden, prescindiendo de mecanismos como la ejecución fuera de orden que incorporan numerosas CPU modernas. Esta estructura reduce los circuitos necesarios para procesar instrucciones, aunque también limita las capacidades generales de cada núcleo.
La arquitectura incorpora además activación selectiva según el tipo de solicitud recibida. Cuando llega una operación de entrada o salida, únicamente entran en funcionamiento los procesadores asociados a las tareas necesarias, mientras que el resto permanece inactivo. Este comportamiento busca evitar que numerosas unidades consuman energía cuando no tienen trabajo pendiente.
La especialización no significa que H-TPU sea un circuito completamente fijo. SK hynix ha desarrollado un compilador específico y herramientas de programación para que sus ingenieros puedan adaptar las funciones de estos procesadores. Esta flexibilidad será importante cuando aparezcan nuevos requisitos de gestión de datos, aunque también supone mantener un entorno de desarrollo diferente al de las CPU convencionales.
Un 96% menos de superficie y un consumo por núcleo reducido al 2,5%
Las cifras anunciadas por SK hynix reflejan dos mejoras diferentes respecto a un núcleo de CPU de propósito general. La primera afecta a la superficie de silicio: cada H-TPU ocuparía aproximadamente una vigesimoquinta parte del área, equivalente al 4% del tamaño de la referencia utilizada.
La segunda corresponde al consumo energético. Según la compañía, cada núcleo H-TPU necesita alrededor de una cuarentava parte de la energía, es decir, el 2,5% del consumo de un núcleo convencional. Ambas proporciones deben distinguirse porque no representan la misma reducción.
Sin embargo, estos valores no implican que el consumo total de un SSD disminuya un 97,5%. Un controlador puede incorporar más de 100 unidades H-TPU junto con otros circuitos, mientras que los propios chips NAND también necesitan energía. El ahorro real dependerá de cuántos procesadores estén activos, la carga de trabajo y la organización completa del dispositivo.
Tampoco se han publicado comparativas independientes de rendimiento, consumo o superficie sobre productos comerciales. Los porcentajes proceden de la presentación de SK hynix y no permiten calcular todavía las mejoras que ofrecerá una unidad SSD terminada frente a otra con un controlador convencional.
Storage Next busca mejorar los accesos pequeños utilizados por la inteligencia artificial
Una de las aplicaciones previstas para H-TPU es Storage Next, la futura arquitectura de almacenamiento de SK hynix orientada a sistemas de inteligencia artificial. Su objetivo es trabajar con unidades de acceso de 512 bytes o inferiores, frente a los bloques de 4 KB habituales en numerosas operaciones de almacenamiento.
La diferencia resulta importante porque 512 bytes representan una octava parte de 4 KB. Cuando una aplicación necesita recuperar cantidades pequeñas de información, acceder a unidades más reducidas puede limitar la transferencia de datos innecesarios. Este planteamiento resulta especialmente interesante para determinadas cargas de inferencia que realizan solicitudes frecuentes y de pequeño tamaño.
Sin embargo, reducir la granularidad también puede incrementar considerablemente el número de operaciones que debe procesar el controlador. Si una aplicación solicita numerosos fragmentos independientes, el sistema necesita gestionar más comandos y mantener una planificación eficiente para que la sobrecarga administrativa no anule las ventajas de transferir menos información.
Precisamente ahí encaja H-TPU. Distribuir las operaciones entre procesadores especializados podría facilitar la gestión de solicitudes pequeñas y simultáneas, evitando que toda la actividad dependa de unos pocos núcleos generales. Aun así, la mejora de latencia y rendimiento deberá demostrarse mediante pruebas con cargas de trabajo reales.
Esta tecnología tampoco debe confundirse con los aceleradores tensoriales utilizados para ejecutar modelos de inteligencia artificial. H-TPU no está diseñado para entrenar redes neuronales ni realizar inferencia directamente, sino para gestionar de forma más eficiente las transacciones de almacenamiento que pueden necesitar esos sistemas.
SK hynix prepara su integración en SSD empresariales y memoria HBF
La compañía pretende introducir H-TPU inicialmente en controladores de SSD empresariales (eSSD), donde el consumo y la capacidad para atender numerosas solicitudes tienen especial importancia. En centros de datos con grandes cantidades de unidades instaladas, una mejora energética sostenida podría reducir tanto el consumo eléctrico como las necesidades de refrigeración.
Posteriormente, SK hynix contempla su incorporación a Storage Next y High Bandwidth Flash (HBF), una tecnología de memoria flash de alto ancho de banda cuyo desarrollo comparte con Sandisk. Según The Elec, la compañía también pretende aplicar H-TPU a productos HBF previstos para 2027, aunque no ha detallado qué configuraciones concretas utilizarán estos procesadores.
La adaptación a HBF tiene sentido desde el punto de vista arquitectónico: aumentar el ancho de banda de la memoria requiere un sistema de control capaz de organizar numerosas transferencias sin convertirse en un cuello de botella. Sin embargo, la capacidad de los chips para mover datos y la eficiencia del controlador son características distintas que deberán evaluarse conjuntamente.
Por ahora, SK hynix no ha anunciado modelos comerciales de SSD equipados con H-TPU, fechas de disponibilidad ni resultados independientes de IOPS o latencia. La principal aportación de la arquitectura es plantear una alternativa al aumento continuo de potencia de las CPU internas, mediante procesadores pequeños y programables que distribuyen las tareas de almacenamiento según sus necesidades reales.
Vía: Guru3D
