IBM ha presentado una tecnología de chip sub-1 nm que sitúa su investigación por debajo de la barrera del nanómetro, con una referencia de 0,7 nm o 7 Å. La compañía plantea un salto de densidad basado en arquitectura 3D nanostack, no en una simple reducción lineal del transistor convencional.
La firma asegura que esta tecnología podría integrar casi 100.000 millones de transistores en un chip del tamaño de una uña, casi el doble que su demostración de 2 nm de 2021. El anuncio apunta a la próxima década del silicio avanzado, especialmente en IA, nube y computación de alto rendimiento.
Nanostack lleva el escalado más allá de las nanosheets
La clave del anuncio está en nanostack, una evolución de las tecnologías basadas en nanosheets que IBM ya utilizó en su demostración de 2 nm. El enfoque consiste en apilar y desplazar transistores de forma vertical, buscando más densidad sin depender solo de reducir dimensiones en plano.
Ese cambio resulta importante porque el escalado tradicional empieza a chocar con límites físicos muy duros. Cuando las características del transistor se acercan a dimensiones atómicas, la industria necesita estructuras tridimensionales, nuevos materiales y unión de obleas con precisión extrema, no simples saltos de nodo comerciales.
IBM afirma que la arquitectura fue validada mediante unión dieléctrica ultrafina en integración CMOS, un proceso que exige alinear capas de transistores con enorme precisión. La lectura técnica es que el avance está más cerca de investigación avanzada que de producción inmediata, aunque marca una dirección real para futuras fábricas.
El salto frente a 2 nm apunta a más rendimiento o menos consumo
Fuente de la imagen: IBM
Frente a su tecnología de 2 nm, IBM habla de hasta 50% más rendimiento o 70% más eficiencia energética. La cifra es relevante porque la IA no solo necesita chips más rápidos, sino arquitecturas capaces de contener consumo, calor y coste operativo en centros de datos cada vez más densos.
La comparación también ayuda a entender el punto de partida. En 2021, IBM ya prometía con 2 nm una mejora del 45% en rendimiento o un 75% menos de consumo frente a los nodos avanzados de 7 nm de aquel momento. Ahora el objetivo pasa por mantener esa curva usando integración vertical.
Aun así, conviene no confundir demostración tecnológica con nodo comercial listo para fabricar. IBM está enseñando una ruta de escalado, no una familia de chips que vaya a llegar al mercado de forma inmediata, y su adopción dependerá de socios, costes, rendimiento de fabricación y madurez del proceso.
La IA es el gran argumento detrás del anuncio
IBM vincula el avance con cargas de IA, donde cada salto de densidad puede traducirse en más unidades de cálculo, más memoria cercana o menor consumo por operación. La compañía plantea que un chip de IA podría duplicar su rendimiento teórico, pasando de 4.500 TOPS a 9.000 TOPS con esta tecnología.
Ese ejemplo debe leerse con prudencia, pero refleja bien el problema actual. Los chips de IA ya no escalan solo por añadir más transistores, sino por acercar cálculo, memoria y movimiento de datos, justo donde arquitecturas tridimensionales pueden ofrecer ventajas frente a diseños más planos.
La promesa de reducir tiempos de entrenamiento de meses a semanas resulta ambiciosa. En la práctica, el rendimiento final dependerá del ecosistema completo, incluyendo memoria, interconexión, software, precisión numérica, refrigeración y capacidad de fabricar estos diseños con suficiente rendimiento por oblea.
IBM no compite igual que TSMC, Samsung o Intel
El anuncio no convierte a IBM en un fabricante comercial al estilo TSMC, Samsung o Intel. La compañía actúa principalmente como laboratorio de investigación y desarrollador de tecnologías base, que después pueden licenciarse, transferirse o servir de referencia para socios industriales.
Ese matiz importa mucho. Una tecnología sub-1 nm demostrada por IBM puede influir en la hoja de ruta del sector sin convertirse directamente en un producto IBM fabricado en volumen, del mismo modo que su trabajo previo en nanosheets acabó alimentando avances posteriores de la industria.
Reuters apunta que IBM no ha anunciado todavía un socio de fabricación para esta tecnología, aunque la compañía ya ha colaborado en procesos avanzados con actores como Samsung y Rapidus. El reto real será llevar nanostack desde laboratorio hasta producción estable, repetible y económicamente viable.
El nodo de 0,7 nm también exige leer bien la cifra
Fuente de la imagen: IBM
La denominación 0,7 nm no debe interpretarse como una medida literal única de todo el transistor. En la industria moderna, los nombres de nodo son referencias tecnológicas y de densidad, no una dimensión física simple, algo que ya ocurre desde hace años con los procesos comerciales avanzados.
Por eso el valor real del anuncio está en la arquitectura, no solo en el número. Nanostack intenta mantener viva la ley de Moore mediante integración vertical y empaquetado avanzado, una dirección que gana peso cuando reducir el transistor de forma convencional aporta cada vez menos margen útil.
También hay una lectura competitiva. Mientras TSMC, Samsung e Intel empujan nodos comerciales hacia 2 nm, 1,8 nm y generaciones posteriores, IBM intenta marcar el camino de investigación sub-1 nm, posicionándose como proveedor de ideas clave para la siguiente etapa del silicio.
Una demostración potente, pero todavía lejos del producto final
La lectura final es que IBM ha presentado una de las demostraciones más relevantes para el futuro del escalado lógico, especialmente por su enfoque en apilado vertical y unión de obleas. No es un chip comercial listo para comprar, pero sí una señal clara de hacia dónde se mueve la industria.
El avance llega en un momento crítico. La IA está forzando a los fabricantes a buscar más densidad, más eficiencia y más integración tridimensional, porque el consumo de los centros de datos empieza a ser tan importante como el rendimiento bruto. Ahí nanostack puede tener un papel relevante.
La duda está en la transición a fabricación real. Si IBM y sus socios logran convertir esta tecnología en un proceso estable, el sub-1 nm puede ser una de las bases de la próxima década de chips de IA. Si no, quedará como una demostración brillante, pero limitada al laboratorio.
Vía: Wccftech
