Huawei ha trazado una hoja de ruta muy ambiciosa para competir con los nodos avanzados de TSMC hacia 2031, apoyándose en una tecnología denominada logic folding. La idea no pasa únicamente por reducir el tamaño del nodo, sino por aumentar la densidad del silicio mediante apilado lógico, empaquetado 3D y técnicas de patrón múltiple.
El objetivo sería acercarse al rendimiento de un nodo comparable al 1,4 nm de TSMC, aunque China seguiría partiendo con desventaja frente a TSMC, Samsung Foundry e Intel. La diferencia es que Huawei y SMIC parecen buscar una vía alternativa: compensar la falta de EUV con diseño, encapsulado avanzado y apilado de chips.
Logic folding como atajo frente a la falta de EUV
La tecnología logic folding planteada por Huawei partiría de una idea clara: mejorar la densidad efectiva sin depender exclusivamente de litografía más avanzada. En lugar de reducir de forma agresiva el patrón sobre la oblea, la compañía buscaría apilar dos chips lógicos uno encima del otro para aumentar la cantidad de transistores en el mismo espacio físico.
Este enfoque mejora sobre el empaquetado 3D tradicional porque no se limita a colocar memoria o componentes auxiliares sobre un chip principal. La propuesta apunta a plegar lógica de computación en varias capas, acercando bloques funcionales que normalmente ocuparían más superficie en un diseño plano.
La lectura estratégica es evidente. China no tiene acceso pleno a herramientas EUV de ASML, así que Huawei necesita exprimir otras rutas. El logic folding permitiría mantener competitivo el ecosistema local sin esperar a igualar directamente a TSMC en litografía pura, aunque el reto técnico será enorme en interconexión, rendimiento térmico y eficiencia energética.
El Kirin de 2026 podría ser el primer ensayo comercial
Huawei asegura que el próximo Kirin de 2026 será uno de los primeros chips comerciales en utilizar logic folding. Si se confirma, no estaríamos hablando solo de una tecnología de laboratorio, sino de un intento real de llevar apilado lógico a productos de consumo dentro de la familia Kirin.
Ese detalle importa porque Huawei necesita demostrar avances tangibles, no solo promesas a largo plazo. Un Kirin con logic folding serviría como banco de pruebas para validar rendimiento, consumo, temperatura y viabilidad industrial antes de escalar la tecnología hacia nodos más densos o chips de mayor complejidad.
La clave estará en cómo se implementa. En un smartphone, el margen térmico es limitado, el consumo debe mantenerse bajo control y cualquier aumento de calor puede afectar batería, rendimiento sostenido o diseño interno. Por eso el primer Kirin con esta tecnología será importante para medir si el logic folding es una solución práctica o una idea demasiado agresiva para productos comerciales.
SAQP y apilado 3D como respuesta a una brecha tecnológica real
Huawei también estaría trabajando con técnicas como SAQP, o self-aligned quadruple patterning, para intentar superar la barrera de los 5 nm sin depender plenamente de EUV. Este método permite crear patrones más finos usando múltiples pasos litográficos, aunque a costa de mayor complejidad, más tiempo de fabricación y más riesgo de defectos.
La combinación de SAQP, logic folding y empaquetado avanzado refleja una estrategia bastante pragmática. Si no se puede acceder a las mismas herramientas que TSMC, la alternativa es multiplicar recursos de diseño y fabricación para cerrar parte de la distancia. No es el camino más sencillo, pero puede permitir que SMIC y Huawei sostengan chips más densos dentro del ecosistema chino.
El problema es que estas técnicas no son gratis. Más pasos de fabricación implican más coste, más riesgo de defectos y menor eficiencia si el proceso no madura bien. La comparación con TSMC no dependerá solo de la densidad anunciada, sino de rendimiento real, consumo, volumen de producción y tasa de chips válidos.
La supuesta EUV china sigue siendo una incógnita clave
La información también apunta a que China habría construido una máquina EUV parcialmente funcional con ayuda de antiguos ingenieros de ASML, aunque todavía no estaría lista para producción. Si logra madurar hacia 2031, podría cambiar mucho la posición de Huawei y SMIC, pero por ahora sigue siendo una pieza incierta dentro de la hoja de ruta.
Incluso con una herramienta EUV propia, el salto no sería inmediato. Fabricar chips avanzados exige ópticas, fuentes de luz, máscaras, resists, metrología, control de defectos y una cadena de suministro extremadamente precisa. TSMC no lidera solo por tener máquinas EUV, sino por dominar años de integración, rendimiento industrial y aprendizaje acumulado.
Por eso la ambición de Huawei debe leerse con cautela. Una EUV china operativa ayudaría, pero no borraría automáticamente la distancia frente a TSMC. El verdadero reto estará en convertir esa capacidad en producción estable, rentable y escalable, algo mucho más difícil que demostrar un prototipo funcional.
El gran problema no resuelto es la refrigeración
El punto más delicado de logic folding está en la temperatura. Apilar chips lógicos aumenta la densidad, pero también concentra más calor en menos espacio. En diseños convencionales, disipar un chip ya es complejo; en estructuras apiladas, el calor de las capas internas puede convertirse en un cuello de botella crítico para frecuencia y vida útil.
Huawei no ha detallado cómo resolverá este apartado, y ahí está el gran interrogante técnico. La interconexión vertical puede mejorar latencias y reducir distancias, pero también complica disipación, alimentación y control térmico. En chips de alto rendimiento, una mala gestión térmica puede anular parte de las ventajas de densidad del apilado lógico.
Este problema será especialmente importante si Huawei quiere aplicar la tecnología más allá de móviles. En servidores, aceleradores o chips de IA, la densidad y el consumo son mucho mayores. Sin una solución térmica sólida, el logic folding puede ofrecer más transistores por área, pero no necesariamente más rendimiento sostenido por vatio.
China busca competitividad, no necesariamente liderazgo inmediato
La hoja de ruta no significa que Huawei vaya a igualar a TSMC de forma directa en 2031. Incluso si alcanza una densidad comparable a un nodo de 1,4 nm mediante apilado, el resultado podría seguir una generación por detrás en eficiencia, coste o volumen. Aun así, para China, el objetivo real puede ser mantener autosuficiencia tecnológica y competitividad local.
Si Huawei y SMIC logran producir chips suficientemente densos para smartphones, IA, telecomunicaciones y servidores nacionales, la presión externa se reduce. No necesitan dominar el mercado mundial para conseguir impacto estratégico; les basta con cubrir una parte importante de la demanda china de semiconductores avanzados.
La lectura final de este punto es potente: Huawei está intentando convertir una limitación en una línea de innovación propia. Sin acceso pleno a EUV, apuesta por logic folding, SAQP y empaquetado 3D para cerrar parte de la brecha. La duda es si esa vía podrá escalar sin quedar atrapada por costes, defectos y temperatura.
Una apuesta arriesgada para competir en la era post-EUV
El plan de Huawei tiene sentido desde el punto de vista estratégico, pero no deja de ser una apuesta de alto riesgo. El apilado lógico puede mejorar la densidad, pero también introduce una complejidad enorme en fabricación, diseño y validación. Si funciona, China ganará una ruta alternativa hacia chips más avanzados; si falla, la brecha con TSMC seguirá siendo difícil de cerrar.
La parte más interesante es que Huawei no está esperando pasivamente a tener EUV. Está intentando avanzar por rutas paralelas, combinando arquitectura, encapsulado y técnicas de patrón múltiple. Esa mezcla puede no igualar de inmediato a los líderes, pero sí mantener vivo un ecosistema que necesita seguir produciendo silicio competitivo pese a las restricciones tecnológicas.
Por ahora, el gran examen llegará con el supuesto Kirin de 2026 y con la evolución real de SMIC durante los próximos años. Si Huawei logra demostrar logic folding en silicio comercial, la conversación cambiará. Hasta entonces, su objetivo de competir con el 1,4 nm de TSMC en 2031 debe verse como una ambición tecnológica creíble, pero todavía muy difícil de ejecutar.
Vía: NotebookCheck
