TSMC A14 entraría en producción en 2028 con una capacidad 7,5 veces superior a Intel 14A

TSMC afronta sus resultados del 15 de octubre con Terafab, el proceso A14 y la demanda de IA en el foco

TSMC estaría preparando el inicio de la producción en serie de su nodo A14 durante la primera mitad de 2028, según las últimas estimaciones de DigiTimes. La tecnología, perteneciente a la clase de 1,4 nm, competiría directamente con Intel 14A, aunque el fabricante taiwanés podría contar con una capacidad de fabricación más de 7,5 veces superior durante ese mismo año.

La información llega mientras ambas compañías avanzan en el desarrollo de sus procesos de próxima generación, destinados a procesadores de alto rendimiento, aceleradores de inteligencia artificial y dispositivos móviles. TSMC también prepara una reducción importante del tamaño de las celdas de memoria SRAM, que pasarían de 0,021 µm² a menos de 0,017 µm², permitiendo aumentar la densidad de caché integrada en los chips.

TSMC A14 iniciaría su producción en serie durante la primera mitad de 2028

De acuerdo con el informe de DigiTimes, basado en el progreso de las instalaciones y la información procedente de la cadena de suministro, TSMC comenzaría a fabricar chips A14 en grandes volúmenes durante los seis primeros meses de 2028. Esta previsión concreta el calendario oficial del fabricante, que mantiene 2028 como objetivo, mientras prepara la producción de prueba para 2027.

Las instalaciones encargadas de impulsar esta tecnología serían principalmente Fab 20, situada en el parque científico de Hsinchu, y Fab 25, en el centro de Taiwán. Ambas formarían parte de la expansión industrial necesaria para fabricar chips de última generación, aunque la capacidad final dependerá del ritmo de instalación de maquinaria y de los rendimientos obtenidos durante las primeras fases.

El proceso A14 utilizará la segunda generación de transistores GAAFET de tipo nanosheet de TSMC, acompañada por la arquitectura de celdas estándar NanoFlex Pro. Frente al nodo N2, el fabricante promete entre un 10% y un 15% más de rendimiento manteniendo el consumo, o una reducción del 25% al 30% del consumo a igualdad de rendimiento, además de incrementar la densidad lógica más de un 20%.

DigiTimes estima una capacidad de fabricación 7,5 veces superior a Intel 14A

La principal diferencia entre ambos fabricantes podría encontrarse en la capacidad industrial disponible durante 2028. DigiTimes estima que TSMC A14 alcanzaría una capacidad más de 7,5 veces superior a la prevista para Intel 14A, una ventaja relevante para atender pedidos de grandes clientes. Sin embargo, se trata de una proyección del medio, no de cifras de producción confirmadas por ambas compañías.

Intel prepara su propio proceso de clase 1,4 nm mediante transistores RibbonFET 2 y alimentación eléctrica por la cara posterior del chip con PowerDirect. También contempla el uso de litografía EUV de alta apertura numérica (High-NA EUV), con una apertura de 0,55 NA, frente al planteamiento de TSMC basado en tecnologías de fabricación más asentadas.

Las previsiones oficiales muestran diferencias entre ambas plataformas, aunque sus porcentajes no pueden compararse directamente, porque cada fabricante utiliza un proceso anterior distinto como referencia:

Característica TSMC A14 Intel 14A
Arquitectura GAAFET nanosheet de segunda generación RibbonFET 2
Rendimiento a igual consumo 10–15% más frente a N2 15–20% más frente a Intel 18A
Reducción del consumo a igual rendimiento 25–30% frente a N2 25–35% frente a Intel 18A
Incremento de densidad lógica Más del 20% frente a N2 Hasta el 30% frente a Intel 18A
Producción prevista 2028 Calendario condicionado al desarrollo y los clientes

Los porcentajes corresponden a objetivos comunicados por cada fabricante, no a benchmarks comparativos entre A14 y 14A.

La capacidad industrial podría resultar tan importante como las características técnicas del nodo. Disponer de más obleas para fabricación permite atender un mayor volumen de pedidos, especialmente cuando varios clientes necesitan reservar producción con años de antelación. Sin embargo, una capacidad instalada superior no garantiza automáticamente más chips funcionales, ya que también intervienen el rendimiento por oblea, el tamaño de los dies y la complejidad de cada diseño.

TSMC reduciría las celdas SRAM por primera vez desde el nodo N5

Otra de las novedades de A14 estaría relacionada con la memoria SRAM integrada en procesadores y aceleradores, cuyo tamaño apenas ha disminuido durante las últimas generaciones. Según el medio surcoreano ETNews, TSMC prepara celdas SRAM 6T de alta densidad con una superficie inferior a 0,017 µm², frente a los aproximadamente 0,021 µm² utilizados desde N5.

Esta reducción resulta especialmente importante porque la memoria caché ocupa una parte considerable de la superficie de los procesadores modernos. Al disminuir el tamaño de cada celda, los diseñadores pueden incorporar mayor capacidad en una superficie similar o mantener la misma cantidad de memoria utilizando menos silicio. Esto podría favorecer especialmente a las CPU, GPU y aceleradores de IA que necesitan almacenar grandes volúmenes de datos cerca de sus unidades de cálculo.

La mejora también permitiría superar una limitación que ha acompañado a procesos como N3 y N2, donde la reducción de los transistores lógicos no se tradujo en avances equivalentes para la SRAM. Como referencia, Intel comunicó para su nodo 18A celdas de alta densidad de 0,021 µm², con una densidad de hasta 38,1 megabits/mm². Sin embargo, la superficie de una celda no permite determinar por sí sola la densidad total de una caché, que también depende de los circuitos auxiliares y su organización.

TSMC tendría previsto presentar los resultados de esta tecnología antes de finalizar 2026, aunque todavía faltan datos sobre el rendimiento de fabricación, los costes y su aplicación en productos comerciales. La posible entrada de A14 en producción durante la primera mitad de 2028 reforzaría su posición frente a Intel Foundry, pero la ventaja industrial dependerá de la capacidad realmente disponible y de la adopción del proceso por parte de los fabricantes de chips.

Vía: Wccftech

Sobre el autor