IBM y Siemens han anunciado una colaboración de investigación para avanzar en el desarrollo de nanostack, una arquitectura de transistores tridimensionales basada en el apilamiento vertical de estructuras nanosheet. El objetivo es preparar las herramientas de diseño y los procesos de fabricación necesarios para trasladar esta tecnología experimental a la producción industrial, comenzando por el nodo de 7 ángstroms (0,7 nm).
IBM presentó esta arquitectura en junio de 2026 y sostiene que permitirá integrar cerca de 100.000 millones de transistores en una superficie de 150 mm², aproximadamente el tamaño de una uña. Siemens aportará sus herramientas de automatización del diseño electrónico (EDA), simulación de procesos y optimización de litografía. La colaboración no supone el inicio de la fabricación comercial, sino una nueva fase de investigación para resolver las dificultades técnicas de esta arquitectura.
Nanostack apila transistores para aumentar la densidad de los chips
La arquitectura nanostack busca superar algunas de las limitaciones físicas del escalado convencional de semiconductores. Mientras que los diseños actuales distribuyen los transistores de tipo n y tipo p principalmente sobre el mismo plano, IBM propone colocarlos en diferentes niveles, uno encima del otro, aprovechando también la dimensión vertical del chip.
El diseño utiliza transistores nanosheet apilados y desplazados entre sí, una disposición que permite reducir la superficie ocupada por determinadas celdas lógicas. La estructura también admite diferentes materiales en los canales de las capas superiores e inferiores, de manera que sus características eléctricas puedan optimizarse por separado.
IBM considera que esta aproximación podría casi duplicar la densidad de transistores respecto a su tecnología de 2 nm, además de mejorar el rendimiento y la eficiencia energética. La compañía también ha presentado avances en el escalado de memoria SRAM, cuya superficie resulta especialmente relevante en procesadores con grandes cantidades de memoria caché.
No obstante, los cerca de 100.000 millones de transistores representan el potencial de densidad anunciado para la tecnología, no la confirmación de un procesador comercial con esa cantidad de componentes. IBM ya ha demostrado la viabilidad de elementos fundamentales de nanostack, pero todavía debe trasladar esos resultados a procesos de fabricación reproducibles a gran escala.
Siemens desarrollará herramientas de simulación y optimización de litografía
La participación de Siemens se concentrará en adaptar las herramientas EDA a una arquitectura considerablemente más compleja que los diseños planos convencionales. Ambas compañías trabajarán en modelos virtuales capaces de representar el comportamiento eléctrico y físico de los transistores apilados antes de fabricar los circuitos.
Este trabajo permitirá estudiar aspectos como la resistencia eléctrica, las capacitancias parásitas, la transferencia de calor y las interacciones entre las diferentes capas. Son factores que adquieren especial importancia cuando varios dispositivos comparten una superficie reducida y se encuentran separados por distancias extremadamente pequeñas.
Otro apartado fundamental será la optimización de los procesos litográficos y de fabricación. El apilamiento vertical exige controlar con precisión la alineación entre estructuras, las conexiones eléctricas y las propiedades de los materiales utilizados. Una desviación durante cualquiera de estas etapas puede afectar al rendimiento o dificultar la obtención de chips funcionales.
La simulación permitirá identificar problemas de fabricación antes de producir obleas, reduciendo la necesidad de recurrir continuamente a pruebas físicas para evaluar cada modificación. Sin embargo, estas herramientas no eliminan las dificultades industriales relacionadas con los defectos, el rendimiento de fabricación y los costes de introducir nuevos procesos.
IBM prepara un kit de diseño para el primer trimestre de 2027
La colaboración llega poco después de que IBM anunciara sus planes para distribuir un primer kit de diseño de procesos (PDK) de nanostack durante el primer trimestre de 2027. Esta herramienta de investigación permitirá a fabricantes de semiconductores, desarrolladores de chips y empresas especializadas en software EDA comenzar a estudiar las posibilidades de la arquitectura.
El kit incluirá modelos de dispositivos, reglas de diseño y ejemplos de bibliotecas de celdas lógicas y memoria SRAM. Su finalidad será facilitar las primeras evaluaciones de distribución de componentes, conexiones internas, densidad y comportamiento energético, aunque no tendrá todavía todas las funciones de un PDK comercial completamente desarrollado.
Esta etapa resulta importante porque una nueva arquitectura de transistores también requiere adaptar la metodología utilizada para diseñar los chips. No basta con disponer de dispositivos más pequeños: las herramientas deben comprender su estructura tridimensional y permitir que los diseñadores aprovechen las ventajas de densidad sin introducir problemas eléctricos o térmicos.
La fabricación comercial todavía no tiene fecha
IBM pretende utilizar nanostack como base para futuras generaciones de semiconductores más allá del nodo de 7 ángstroms. Según Huiming Bu, vicepresidente de investigación y desarrollo de tecnología de silicio de la compañía, el objetivo es continuar el escalado de los circuitos lógicos mediante estructuras tridimensionales durante la próxima década.
Por su parte, Ankur Gupta, vicepresidente ejecutivo de la división EDA IC Portfolio de Siemens, considera fundamental coordinar el diseño de dispositivos, las herramientas informáticas y los procesos industriales desde las primeras fases de desarrollo. Esta colaboración permitirá investigar las limitaciones de nanostack antes de plantear su incorporación a líneas de producción comerciales.
Ninguna de las dos compañías ha comunicado una fecha para la fabricación en serie ni ha identificado productos que vayan a utilizar estos transistores. El avance consiste en preparar las herramientas necesarias para que una tecnología demostrada experimentalmente pueda evolucionar hacia procesos industriales, un paso imprescindible antes de trasladar sus posibles ventajas a futuros procesadores y aceleradores de inteligencia artificial.
Vía: TechPowerUp
