JEDEC ha aprobado SPHBM4, un nuevo estándar orientado a llevar memoria de clase HBM4 a diseños con menos pines de señal, encapsulados estándar y menor dependencia de soluciones avanzadas de empaquetado. La medida llega en plena presión de la IA y la computación de alto rendimiento sobre la disponibilidad de HBM.
La lectura técnica resulta clara: SPHBM4 no busca sustituir de golpe a HBM4, sino ampliar el uso de memoria de alto ancho de banda en sistemas donde el coste del encapsulado actual supone una barrera. En plena escasez de DRAM premium, cualquier vía para reducir complejidad física puede tener un impacto industrial importante.
SPHBM4 reduce la dependencia del empaquetado avanzado
El gran problema de HBM no está solo en la memoria, sino en todo lo que exige alrededor. Las soluciones actuales dependen de interposers, sustratos avanzados y técnicas de empaquetado complejo, lo que dispara costes y limita la capacidad de producción en aceleradores de IA, GPU para centros de datos y chips de HPC.
Con SPHBM4, JEDEC plantea una vía más económica: mantener un rendimiento cercano a HBM4, pero usando estructuras de encapsulado estándar. La clave está en rebajar el número de pines sin romper por completo el perfil de ancho de banda que hace útil a HBM en sistemas avanzados.
Ese cambio puede ser relevante para fabricantes que necesitan memoria rápida, pero no siempre pueden asumir el coste de un diseño HBM tradicional. En la práctica, SPHBM4 podría abrir una zona intermedia entre la DRAM convencional y las soluciones HBM más caras, sobre todo en chips con límites físicos y económicos muy ajustados.
También conviene no confundir esta propuesta con una simple versión recortada. Reducir dependencia del empaquetado avanzado puede mejorar el escalado industrial, porque el cuello de botella no está solo en fabricar memoria, sino en integrarla cerca del silicio de cálculo con densidad, estabilidad eléctrica y control térmico.
Menos pines, más velocidad de señal y mejor margen térmico
La especificación busca reducir los pines de señal hasta una quinta parte, compensando esa bajada con velocidades de señal cuatro veces superiores. Los ejemplos técnicos hablan de 32 Gbps por pin, con esquemas de reloj asociados a 16 GHz, una combinación pensada para sostener ancho de banda elevado con menos conexiones físicas.
Esta decisión tiene una consecuencia directa: SPHBM4 sacrifica parte de la lógica tradicional de HBM para ganar viabilidad en encapsulados más sencillos. Menos pines implican menor complejidad en el sustrato, pero obligan a exprimir más cada línea de señal, elevando la exigencia sobre controladores, sincronización y calidad eléctrica.
Otro punto importante está en la separación entre la memoria y el chip de cálculo. La conexión pasaría a una distancia aproximada de 20 mm, bastante mayor que en muchos diseños HBM actuales. Esa distancia puede facilitar una mejor gestión térmica interna del encapsulado, al reducir parte de la concentración de calor alrededor del silicio principal.
Aquí aparece una de las claves reales del estándar. En aceleradores de IA, el problema no consiste solo en mover datos rápido, sino en hacerlo sin convertir el encapsulado multichip en una zona térmicamente inviable. Si SPHBM4 ofrece más margen físico, podría facilitar diseños de mayor superficie con memoria de alto rendimiento.
“SPHBM4 targets a fourfold increase in signal speed versus HBM4, thereby cutting the required signal pin count to roughly one fifth. Its defining feature is the ability to deliver HBM class bandwidth while using standard substrates.”
HBM4 has ~2K pins and each pin runs at 11Gbps… https://t.co/6GEVuIO4md
— Vikram Sekar (@vikramskr) June 21, 2026
Los sustratos de vidrio podrían encajar con encapsulados de mayor superficie
El encaje con sustratos de vidrio es una de las partes más interesantes de la propuesta. Estos materiales prometen mayor estabilidad térmica, mejor planitud y cableado más fino frente a sustratos orgánicos tradicionales. Aunque todavía no están plenamente comercializados, su adopción real se espera más cerca de 2030.
La combinación tendría sentido porque SPHBM4 busca memoria de clase HBM dentro de encapsulados más económicos y físicamente más amplios. Si los sustratos de vidrio maduran, podrían aportar la base necesaria para integrar más memoria, más chiplets y enlaces más complejos sin depender siempre del empaquetado más caro.
Aun así, conviene mantener los pies en el suelo. SPHBM4 no eliminará de inmediato la presión sobre HBM, ni resolverá por sí solo la escasez de memoria para IA. HBM4 y HBM4E seguirán siendo piezas críticas en los aceleradores más avanzados, donde el máximo ancho de banda justifica costes superiores.
Lo relevante es que JEDEC está preparando una ruta alternativa antes de que el cuello de botella sea todavía más duro. Si la demanda de IA, centros de datos y computación de alto rendimiento mantiene el ritmo actual, estándares como SPHBM4 pueden evitar que la memoria avanzada quede limitada a diseños prohibitivos.
Una vía para escalar memoria avanzada sin disparar costes
El impacto potencial de SPHBM4 está en ampliar el acceso a memoria de alto rendimiento sin exigir siempre el mismo nivel de empaquetado avanzado. Eso puede favorecer diseños más variados, reducir costes de encapsulado y aliviar parte de la presión sobre tecnologías HBM tradicionales, aunque su adopción dependerá del ecosistema.
En términos de mercado, el estándar llega en un momento muy oportuno. La HBM se ha convertido en uno de los recursos más estratégicos del sector de semiconductores, hasta el punto de condicionar precios, disponibilidad y márgenes en aceleradores de IA. Una variante más escalable podría cambiar ciertos diseños en los próximos años.
El equilibrio será delicado. Si SPHBM4 ofrece suficiente ancho de banda con menor coste de integración, tendrá recorrido en productos donde la HBM clásica resulta excesiva. Si la pérdida de rendimiento pesa demasiado, quedará como una solución secundaria para diseños menos extremos o con requisitos más ajustados.
Por ahora, su aprobación marca un paso importante en la evolución de la memoria avanzada. JEDEC está reconociendo que el futuro de HBM no depende solo de más capas o más velocidad, sino también de hacer que el encapsulado sea más flexible, más escalable y menos prohibitivo para una industria condicionada por la IA.
Vía: Wccftech
