Samsung prepara una línea de producción con 50 equipos de unión híbrida entre chip y oblea, destinada a futuras memorias HBM y circuitos lógicos avanzados. Según fuentes industriales surcoreanas, la maquinaria comenzaría a instalarse a finales de 2026 en el complejo P5 de Pyeongtaek, aunque la producción estable a gran escala no llegaría hasta 2029 o 2030.
La compañía considera a Besi su principal proveedor, pero las negociaciones todavía no habrían concluido debido al precio de los equipos y las modificaciones técnicas solicitadas. Algunas fuentes relacionan este calendario con los futuros aceleradores Feynman de NVIDIA, aunque ninguna de las dos compañías ha confirmado que Samsung suministre la memoria para esa plataforma.
Samsung instalaría la línea en Pyeongtaek P5
El proyecto contempla 50 equipos D2W, siglas correspondientes a la unión entre chip y oblea, para apilar las matrices de memoria sobre una base preparada previamente. La maquinaria comenzaría a llegar al complejo de Pyeongtaek a finales de 2026, pero la dificultad del proceso obligaría a mantener una fase prolongada de validación, ajuste y mejora del rendimiento de fabricación.
Samsung habría situado a Besi como primera opción después de evaluar sus equipos de unión híbrida. Sin embargo, el fabricante coreano solicita cambios en la estructura, los componentes y determinados módulos de la maquinaria, mientras el proveedor neerlandés comercializa una plataforma más estandarizada para distintos clientes. Esta diferencia estaría retrasando la firma definitiva del acuerdo de suministro.
El coste también influiría en las negociaciones, ya que la maquinaria de Besi sería aproximadamente dos veces más cara que algunas alternativas surcoreanas. Samsung estaría valorando equipos desarrollados por su filial Semes y por Hanwha Semitech, reduciendo así la dependencia de un único proveedor y facilitando las adaptaciones específicas de la futura línea.
Semes ya habría entregado a Samsung un sistema D2W para someterlo a pruebas, mientras Hanwha Semitech completó en febrero su equipo SHB2 Nano de segunda generación. Este último fabricante suministró posteriormente una unidad de evaluación a SK hynix, acompañada por módulos de activación mediante plasma, limpieza y transporte de obleas.
La unión híbrida elimina las microconexiones entre capas
La HBM actual apila varios chips de memoria utilizando microconexiones metálicas y un proceso de unión por termocompresión. Estas pequeñas protuberancias separan físicamente las capas, ocupan espacio y añaden resistencia eléctrica, una combinación que dificulta aumentar el número de chips sin superar el grosor máximo del encapsulado.
La unión híbrida prescinde de esas microconexiones y conecta directamente las superficies de cobre y las capas aislantes de cada chip. El resultado es una distancia mucho menor entre las capas, una densidad superior de conexiones y un recorrido más corto para las señales, favoreciendo el ancho de banda, la eficiencia energética y la evacuación del calor.
Samsung denomina HCB a esta tecnología, que sustituye las conexiones de soldadura convencionales por uniones directas de cobre con cobre y aislante con aislante. La técnica exige superficies extremadamente planas, una alineación muy precisa y un control de contaminación considerablemente más estricto que el empleado en los procesos actuales.
Besi sostiene, basándose en diferentes estudios técnicos, que la unión híbrida podría reducir alrededor de un 20% la resistencia térmica del apilamiento, mejorar un 20% la integridad de la señal y disminuir un 17% el consumo dinámico. Estas cifras no garantizan el comportamiento de un producto comercial, pero muestran las ventajas potenciales frente a la termocompresión convencional.
La eliminación de las microconexiones también permite incorporar más capas dentro del mismo límite de altura. Besi considera que la termocompresión todavía puede utilizarse en HBM con hasta 16 chips, mientras los futuros apilamientos de 20 capas requerirían unión híbrida para controlar el grosor, la densidad de conexiones y la acumulación de calor.
La HBM personalizada será uno de sus principales destinos
La nueva línea podría centrarse especialmente en HBM personalizada para aceleradores de inteligencia artificial. En lugar de utilizar una matriz base prácticamente estándar, el fabricante integra un circuito lógico desarrollado para las necesidades de cada cliente, incluyendo controladores, interfaces o funciones destinadas a reducir la latencia y mejorar el intercambio de datos.
Samsung pretende colocar las capas de DRAM directamente sobre esa matriz lógica mediante una arquitectura tridimensional integrada dentro del encapsulado. Esta disposición acorta la comunicación con el acelerador, aumenta la flexibilidad del diseño y permite adaptar la memoria a las características concretas de una GPU, una CPU o un circuito especializado para inteligencia artificial.
La HBM personalizada también permitiría integrar parte de la lógica cerca de la memoria, reduciendo la cantidad de datos que deben desplazarse continuamente hacia el procesador. En cargas de inteligencia artificial, donde el movimiento de información representa una parte importante del consumo, esta proximidad puede mejorar tanto el rendimiento como la eficiencia energética.
Samsung ya produce HBM4 con una matriz lógica de base fabricada mediante un proceso de 4 nm, mientras sus primeras muestras HBM4E mantendrían esa estrategia y elevarían el rendimiento previsto. La línea de Pyeongtaek no parece necesaria para esos productos iniciales, sino que prepararía apilamientos más altos y diseños personalizados de generaciones posteriores.
Esta diferencia resulta importante porque la producción de HBM4 ya puede realizarse mediante tecnologías de unión existentes. El proyecto de 50 equipos representa una inversión a más largo plazo para superar los límites térmicos y físicos que aparecerán al aumentar la capacidad, el número de capas y la densidad de conexiones internas.
Feynman podría coincidir con el inicio de la producción
Las fuentes industriales sitúan la utilización intensiva de la unión híbrida alrededor de 2029, coincidiendo con la llegada prevista de la arquitectura Feynman. Samsung, por su parte, manejaría internamente 2030 como una fecha más realista para alcanzar una producción estable, rentable y suficientemente madura.
NVIDIA ha confirmado que Feynman será su siguiente gran arquitectura después de Vera Rubin. La plataforma incorporará nuevos aceleradores, procesadores, interconexiones y soluciones de almacenamiento, aunque su documentación oficial todavía no identifica al proveedor de HBM ni confirma la participación de Samsung en la cadena de suministro.
Las informaciones sobre una posible HBM5 o una variante personalizada para Feynman deben tratarse, por tanto, como previsiones de la industria y no como especificaciones cerradas. El calendario encaja con la evolución esperada de los apilamientos, pero la selección final dependerá de la capacidad, el coste y el rendimiento alcanzado por Samsung, SK hynix y Micron.
El uso de Intel como posible socio de encapsulado tampoco significa que la compañía vaya a fabricar necesariamente toda la memoria o el acelerador. Las plataformas de inteligencia artificial pueden combinar silicio, memoria y tecnologías de encapsulado procedentes de distintos proveedores, especialmente cuando utilizan arquitecturas personalizadas de gran complejidad.
La instalación de los equipos desde 2026 muestra que Samsung necesita varios años para preparar el proceso antes de utilizarlo masivamente. La unión híbrida promete HBM más delgada, rápida y eficiente, pero exige una alineación casi perfecta, superficies sin defectos y un rendimiento de fabricación suficientemente alto para justificar su coste.
El verdadero objetivo no consiste únicamente en eliminar las microconexiones, sino en permitir apilamientos más densos sin disparar la temperatura ni el consumo. Si Samsung consigue llevar esta tecnología a una producción estable en 2030, podría situarse en mejor posición para competir por las memorias personalizadas de los futuros aceleradores de inteligencia artificial.
Vía: Wccftech
