TSMC estaría desarrollando una nueva tecnología de encapsulado avanzado denominada internamente «cuasi-EMIB», según dos fuentes conocedoras del proyecto citadas por The Information. La solución tomaría como referencia el diseño de puentes de silicio integrados directamente en el sustrato utilizado por Intel EMIB, buscando simplificar la construcción de grandes aceleradores de inteligencia artificial.
El fabricante taiwanés trabajaría con Kinsus Interconnect Technology, especialista en sustratos para semiconductores, y ya habría comentado el proyecto con algunos clientes. La tecnología continúa sin una denominación comercial, calendario de producción o especificaciones públicas, por lo que todavía no está confirmado qué elementos de EMIB pretende adoptar TSMC.
TSMC recurriría a puentes integrados directamente en el sustrato
El proyecto buscaría conectar varios dies lógicos y pilas de memoria HBM mediante pequeños puentes de silicio localizados, instalados únicamente en los límites donde se necesita una interconexión de alta densidad. Esta distribución evita extender una superficie de silicio avanzada por debajo de todos los componentes del encapsulado.
The Information señala que Kinsus participaría en el desarrollo del sustrato, una parte especialmente importante porque los puentes deberán quedar integrados con gran precisión dentro de su estructura. La compañía taiwanesa trabaja actualmente con fabricantes como NVIDIA, AMD, Qualcomm y MediaTek, aunque no ha confirmado públicamente su colaboración con TSMC para este proyecto.
La denominación «cuasi-EMIB» sugiere una aproximación similar, pero no necesariamente idéntica, a la tecnología de Intel. TSMC deberá evitar, además, posibles conflictos con la propiedad intelectual de su rival, desarrollando sus propios procesos de fabricación, conexión y ensamblaje para trasladar el concepto a su ecosistema 3DFabric.
CoWoS-S utiliza un interposer de silicio bajo todos los componentes
La plataforma CoWoS-S conecta los dies de procesamiento y la memoria HBM mediante un interposer de silicio de gran tamaño, situado entre los chips y el sustrato orgánico. Esta superficie proporciona una elevada densidad de conexiones, pero aumenta el coste, la complejidad y las limitaciones relacionadas con el tamaño de fabricación.
TSMC indica que CoWoS-S admite actualmente interposers de hasta 3,3 veces el tamaño máximo de una retícula, aproximadamente 2.700 mm². Cuando el acelerador necesita una superficie mayor, la propia compañía recomienda utilizar CoWoS-L o CoWoS-R, tecnologías preparadas para ampliar el encapsulado sin depender de una única pieza de silicio tan grande.
El crecimiento de los aceleradores de IA ha elevado considerablemente el número de dies, controladores y pilas HBM instalados juntos. Fabricar un interposer continuo cada vez mayor resulta caro y reduce el número de unidades obtenidas por oblea, convirtiendo su superficie en una restricción tanto técnica como económica.
CoWoS-L ya utiliza puentes, pero mantiene una capa intermedia
TSMC respondió a esta limitación mediante CoWoS-L, que reemplaza el interposer completo de silicio por una estructura basada en capas de redistribución o RDL. Dentro de esta capa intermedia se incorporan pequeños Local Silicon Interconnects, conocidos como LSI, únicamente en las zonas que necesitan conexiones más densas.
La combinación permite mantener la velocidad y densidad de los puentes de silicio, mientras el RDL proporciona una superficie amplia y más flexible para colocar los diferentes componentes. CoWoS-L entró en producción en volumen durante 2024 y está pensado específicamente para ampliar grandes diseños de HPC e inteligencia artificial.
Sin embargo, el interposer basado en RDL continúa siendo una pieza separada que después debe unirse al sustrato orgánico. El supuesto «cuasi-EMIB» podría eliminar esa capa intermedia e introducir los puentes directamente dentro del sustrato, aunque esta simplificación es una interpretación del proyecto y no un diseño confirmado por TSMC.
The Information: TSMC Is Developing a New Packaging Technology to Compete With Intel’s EMIB
TSMC is wary of Intel.$INTC pic.twitter.com/ETzYcVtP3X
— Jukan (@jukan05) July 30, 2026
Intel EMIB coloca los puentes directamente bajo los chiplets
La tecnología Embedded Multi-die Interconnect Bridge o EMIB integra pequeños puentes de silicio dentro del propio sustrato del encapsulado. Los chiplets se colocan sobre este y se comunican mediante microconexiones de alta densidad situadas solamente junto a los bordes que necesitan intercambiar datos.
Frente a un interposer completo, EMIB reduce la cantidad de silicio avanzado utilizada y evita extender conexiones densas por áreas donde no son necesarias. Intel también destaca una cadena de suministro y un proceso de ensamblaje simplificados, porque los dies quedan conectados directamente sobre el sustrato que contiene los puentes.
Esto no significa que EMIB resulte automáticamente superior a cualquier variante de CoWoS. El rendimiento, el coste y la facilidad de fabricación dependen del tamaño del encapsulado, el número de dies, la cantidad de HBM y la densidad requerida, mientras que TSMC conserva una experiencia industrial considerable con aceleradores producidos a gran escala.
EMIB-T añade conexiones verticales a través de los puentes
La evolución Intel EMIB-T incorpora vías a través del silicio o TSV dentro de los propios puentes. Estas conexiones verticales pueden transportar alimentación y señales desde la parte inferior del encapsulado hacia los componentes superiores, mejorando la distribución energética y facilitando sistemas heterogéneos de mayor tamaño.
Intel afirma que EMIB-T puede construir encapsulados que actualmente superan seis veces el tamaño de una retícula, con previsiones de alcanzar más de ocho veces durante 2026 y más de doce veces en 2028. La tecnología está orientada a grandes aceleradores compuestos por numerosos chiplets y pilas de memoria.
TSMC no ha aclarado si su proyecto incorporará TSV dentro de los puentes, conexiones verticales o compatibilidad directa con apilamiento 3D. Reproducir únicamente la estructura básica de EMIB proporcionaría una ruta más sencilla, mientras que competir con EMIB-T exigiría resolver también alimentación, señalización y fabricación vertical.
La saturación de CoWoS abre una oportunidad para Intel
La capacidad de encapsulado avanzado de TSMC continúa sometida a una demanda muy elevada por parte de fabricantes de GPU y aceleradores personalizados. Diferentes estimaciones sitúan los plazos de entrega de CoWoS entre 52 y 78 semanas, con una parte considerable de la producción de 2026 y 2027 ya reservada.
Esta saturación ha animado a empresas como MediaTek a respaldar simultáneamente TSMC CoWoS e Intel EMIB, ofreciendo una alternativa cuando la capacidad o el diseño lo requieran. Intel también estaría negociando proyectos de encapsulado para aceleradores personalizados, convirtiendo EMIB en una posible vía de crecimiento para Intel Foundry.
Un «cuasi-EMIB» permitiría a TSMC ampliar su oferta sin depender exclusivamente de la capacidad instalada para CoWoS-L, pero no resolvería el cuello de botella inmediatamente. La tecnología deberá completar diseño, validación, equipamiento y producción, mientras sus ventajas reales dependerán del coste, los rendimientos industriales y la aceptación de los primeros clientes.
Vía: Wccftech
