Intel está ampliando la capacidad de encapsulado avanzado de sus instalaciones de Rio Rancho, Nuevo México, para fabricar sistemas compuestos por numerosos chiplets. La compañía asegura que actualmente puede trabajar con encapsulados de hasta ocho veces el límite de una retícula y pretende superar las 12 retículas durante 2028.
El fabricante también investiga encapsulados Hyper-Large Form Factor de hasta 240 × 240 mm y 24 retículas, aunque esta escala continúa siendo una propuesta de investigación y no un producto listo para fabricación. Uno de los avances recientes consiste en encapsular estructuras EMIB y Foveros de gran tamaño sin dejar huecos bajo los dies.
Intel amplía los encapsulados más allá del límite de una retícula
La retícula representa el área máxima que una máquina de litografía puede exponer sobre una oblea durante una sola operación. En lugar de fabricar un die monolítico cada vez mayor, el encapsulado avanzado conecta múltiples chiplets especializados dentro de un mismo sistema, evitando que todo el procesador quede condicionado por ese límite físico.
La instalación Fab 9 de Intel en Nuevo México utiliza tecnologías como EMIB y Foveros para integrar dies fabricados mediante procesos y proveedores diferentes. EMIB coloca pequeños puentes de silicio únicamente entre los componentes que necesitan comunicarse, mientras que Foveros permite apilar verticalmente varios dies sobre un interposer o die base.
La hoja de ruta principal queda organizada así:
- Capacidad actual: encapsulados de hasta ocho retículas
- Objetivo para 2028: más de 12 retículas
- Investigación HLFF: hasta 24 retículas
- Tamaño máximo estudiado: 240 × 240 mm
- Escala posterior mediante paneles: más de 50 retículas
- Instalación estadounidense: Fab 9 de Rio Rancho, Nuevo México
Las referencias a 24 y más de 50 retículas no representan productos confirmados para 2028. Intel diferencia entre la capacidad industrial prevista a corto plazo y una investigación destinada a determinar qué materiales, conexiones, refrigeración y procesos serían necesarios para fabricar encapsulados todavía mayores.
El underfill debe recorrer distancias mucho mayores
Fuente de la imagen: Intel
Después de colocar los chiplets, el espacio existente entre estos y el sustrato debe rellenarse con un material conocido como underfill. Esta resina protege las uniones eléctricas, distribuye tensiones mecánicas y evita que las diferencias de expansión térmica terminen dañando las conexiones durante el funcionamiento.
En los diseños tradicionales, el material puede recorrer unos 22 mm, mientras que determinadas estructuras EMIB alcanzan aproximadamente 43 mm. Los encapsulados de cinco, siete o más retículas aumentan considerablemente esas distancias, elevando la resistencia al flujo y el riesgo de dejar burbujas, zonas sin rellenar o huecos que comprometan la fiabilidad.
Intel ha trabajado sobre tres elementos coordinados: composición del material, estrategia de dispensación y proceso de curado. La empresa redujo la viscosidad sin perder resistencia mecánica, sustituyó la aplicación desde un único borde por varios puntos de dispensación y ajustó el curado para colapsar los huecos restantes después de extender la resina.
La solución permitió validar un encapsulado EMIB de más de cinco retículas, compuesto por 18 dies e incluidos 12 emplazamientos para HBM, alcanzando recorridos de hasta 40 mm sin huecos. También obtuvo encapsulación completa en otro diseño EMIB superior a siete retículas y en estructuras Foveros equivalentes a dos y cuatro retículas.
EMIB-T deberá transportar datos y alimentación entre decenas de chiplets
Fuente de la imagen: Intel
Aumentar el área del encapsulado obliga a mantener comunicaciones rápidas entre componentes separados por mayores distancias. EMIB-T utiliza capas metálicas inferiores a 2 µm y añade conexiones verticales para transportar alimentación, además de conservar los enlaces de datos entre chiplets y memoria HBM.
La investigación contempla 64 Gb/s por canal dentro del encapsulado, una velocidad orientada a las comunicaciones entre unidades de cálculo y memoria. Para sacar información fuera del sistema, Intel estudia cables de cobre integrados y óptica coempaquetada, con un objetivo futuro de hasta 448 Gb/s por enlace.
La distribución energética también deja de ser eficiente cuando toda la corriente entra desde los bordes de un encapsulado de 240 mm. Intel propone colocar condensadores de silicio dentro del sustrato y directamente debajo de los chips, proporcionando hasta 1 mF de almacenamiento local por cada área completa de retícula.
Integrar los reguladores de voltaje sobre el encapsulado o dentro de él reduciría además la distancia hasta las unidades de cálculo. Esta aproximación permitiría responder más rápidamente a variaciones bruscas de consumo, aunque aumentaría la complejidad térmica, eléctrica y de fabricación del conjunto.
Un encapsulado de 240 mm podría consumir hasta 25 kW
Fuente de la imagen: Intel
Los sistemas HLFF estudiados por Intel podrían alcanzar un consumo total de entre 15 y 25 kW, muy por encima de cualquier procesador convencional. La elevada potencia y la presencia de puntos calientes impedirían utilizar una única placa fría tradicional sobre toda la superficie.
La propuesta utiliza refrigeración modular dividida en celdas, con zonas térmicas controladas de forma independiente y sensores integrados. Cada módulo estaría diseñado para disipar más de 5 kW, permitiendo adaptar la refrigeración a la distribución real de CPU, aceleradores, memoria y componentes de entrada y salida.
Otro problema aparece con la deformación del sustrato. Las simulaciones muestran una curvatura libre de hasta 7 mm a temperatura ambiente, suficiente para interrumpir conexiones eléctricas y reducir el contacto con la refrigeración. Intel plantea combinar anillos rigidizadores gruesos, sustratos con núcleo de vidrio y múltiples tipos de bolas de soldadura.
Durante el funcionamiento, el sistema de refrigeración debería ejercer una fuerza superior a aproximadamente 4.500 N para mantener el conjunto prácticamente plano. El dato muestra que escalar el área del encapsulado requiere resolver simultáneamente mecánica, alimentación, señal, encapsulación y refrigeración, no limitarse a colocar más chiplets.
La redundancia será necesaria para fabricar estos sistemas de forma rentable
Cuantas más conexiones incorpora un encapsulado, mayor es la probabilidad de que una de ellas presente un defecto. Intel propone añadir tres o cuatro enlaces de reserva por cada grupo de 64, elevando el rendimiento estimado del conjunto desde aproximadamente un 97% hasta más del 99%.
Esa diferencia resulta crítica cuando el encapsulado reúne decenas de dies y numerosas pilas de HBM. Descartar un encapsulado completo por el fallo de una única vía tendría un coste enorme, por lo que la redundancia permitiría desactivar enlaces defectuosos y conservar operativo el resto del sistema.
Intel no ha anunciado todavía un encapsulado comercial de 240 × 240 mm o 24 retículas. Lo confirmado es que Rio Rancho puede trabajar actualmente con escalas de hasta ocho retículas y que la empresa pretende superar las 12 durante 2028, mientras continúa validando las tecnologías necesarias para avanzar posteriormente.
La viabilidad comercial dependerá del rendimiento de fabricación, el coste del sustrato, la fiabilidad de miles de conexiones y una refrigeración capaz de disipar decenas de kilovatios. Resolver el flujo del underfill elimina un obstáculo importante, pero los encapsulados hipergigantes todavía deben superar varias limitaciones antes de llegar a la producción de gran volumen.
Vía: Wccftech
