AMD ha confirmado que ampliará su gama de procesadores para servidores en 2027 mediante EPYC Verano y EPYC Venice-X, dos familias dirigidas a cargas diferentes. Verano utilizará memoria LPDDR5X en formato SOCAMM2 para mejorar la eficiencia de los racks de IA, mientras Venice-X añadirá caché apilada 3D V-Cache para trabajos de HPC.
Los nuevos procesadores extenderán la sexta generación de EPYC basada en Zen 6 más allá del lanzamiento inicial de Venice. Microsoft ya ha adelantado que sus futuras instancias Azure HXv2 ofrecerán 176 núcleos virtuales, frecuencias superiores a 5 GHz y un 50% más de caché direccionable por núcleo, aunque esas cifras no describen necesariamente el procesador físico completo.
EPYC Verano estrenará memoria LPDDR5X SOCAMM2
EPYC Verano será el primer procesador para servidores de AMD compatible con SOCAMM2, un formato modular destinado a trasladar las ventajas energéticas de LPDDR5X a los centros de datos. Su llegada está prevista para 2027 como CPU anfitriona optimizada para futuras generaciones de aceleradores Instinct dentro de racks completos de inteligencia artificial.
La memoria SOCAMM2 combina mayor eficiencia energética por bit, alta densidad y módulos reemplazables, evitando que los chips LPDDR5X queden soldados directamente a la placa. Su menor consumo puede liberar parte del presupuesto eléctrico del rack, permitiendo instalar más capacidad de cálculo dentro del mismo límite de potencia o reducir las necesidades de refrigeración.
Micron ya ha desarrollado módulos SOCAMM2 con capacidades de hasta 256 GB, utilizando chips LPDDR5X monolíticos de 32 Gb. El fabricante atribuye al formato más capacidad dentro de una superficie compacta y menor consumo por gigabyte, aunque todavía no se han detallado los proveedores, las velocidades ni las capacidades definitivas de Verano.
Venice-X aumentará la caché disponible cerca de los núcleos
EPYC Venice-X incorporará tecnología 3D V-Cache para ampliar la cantidad de datos almacenados cerca de los núcleos Zen 6. El objetivo consiste en reducir los accesos a la memoria principal dentro de simulaciones científicas, diseño de semiconductores, dinámica de fluidos y otras cargas donde la latencia condiciona directamente el rendimiento.
Microsoft utilizará estos procesadores en las futuras instancias Azure HXv2, que expondrán 176 núcleos con frecuencias superiores a 5 GHz. Las configuraciones ofrecerán también un 50% más de caché direccionable por núcleo, alrededor de 2 TB o 4 TB de memoria RAM y conectividad InfiniBand de hasta 800 Gb.
Los 176 núcleos anunciados corresponden a la configuración visible dentro de la máquina virtual, por lo que no deben interpretarse automáticamente como el recuento físico de Venice-X. Microsoft tampoco ha confirmado una cifra definitiva de hilos, mientras permanecen pendientes la capacidad total de caché, el número de chiplets y el consumo máximo.
El apilamiento de caché bajo los núcleos permitiría aumentar la capacidad sin ampliar excesivamente el encapsulado. Esta organización supondría un cambio frente a generaciones anteriores, donde los bloques de 3D V-Cache se situaban sobre los chiplets de cálculo, aunque falta conocer la disposición física definitiva utilizada por Venice-X.
Verano priorizará eficiencia mientras Venice-X buscará rendimiento técnico
Verano estará orientado al rendimiento por vatio y la densidad de memoria dentro de racks destinados a inteligencia artificial. Su función será coordinar aceleradores, alimentar flujos de datos y gestionar servicios auxiliares, reduciendo el consumo del subsistema de memoria mediante módulos LPDDR5X SOCAMM2 de alta capacidad.
Venice-X seguirá un enfoque diferente mediante frecuencias elevadas, arquitectura Zen 6 y más caché por núcleo. Estas características resultan especialmente valiosas en diseño electrónico, modelado molecular o simulaciones distribuidas, donde mantener una mayor cantidad de datos cerca de la CPU puede aportar más rendimiento que aumentar únicamente el número de núcleos.
Las dos familias serán complementarias dentro del catálogo EPYC de 2027. Verano buscará maximizar la eficiencia de sistemas equipados con múltiples aceleradores, mientras Venice-X atenderá computación técnica intensiva y cargas especialmente sensibles a la caché, prolongando la estrategia aplicada con Milan-X, Genoa-X y Turin-X.
La CPU gana peso dentro de los racks de inteligencia artificial
Los aceleradores continúan ejecutando la mayor parte del entrenamiento o la inferencia intensiva, pero la CPU debe encargarse de preparar datos, coordinar agentes y mantener activas las canalizaciones de trabajo. Una capacidad insuficiente puede limitar el aprovechamiento de las GPU, especialmente en búsqueda, aprendizaje por refuerzo y sistemas con numerosos agentes simultáneos.
Verano estará optimizado como procesador anfitrión de próximas GPU AMD Instinct, utilizando SOCAMM2 para mejorar la eficiencia energética del sistema completo. La compañía no pretende sustituir toda la memoria DDR5 convencional, sino ofrecer configuraciones especializadas con LPDDR5X junto con plataformas que seguirán utilizando módulos RDIMM o MRDIMM.
Esta diversificación permitirá ajustar cada rack según su carga dominante. Un sistema destinado a agentes puede beneficiarse de más capacidad de memoria con menor consumo, mientras una infraestructura científica puede priorizar caché 3D, alta frecuencia y mayor rendimiento monohilo para reducir el tiempo requerido por simulaciones difíciles de paralelizar.
SOCAMM2 aumentará la demanda de memoria LPDDR5X
Micron, Samsung y SK hynix ya trabajan en módulos LPDDR5X SOCAMM2 para servidores, anticipando una adopción creciente dentro de las infraestructuras de IA. La llegada de Verano añadirá otro cliente de gran escala a una memoria utilizada también en smartphones, portátiles eficientes y aceleradores especializados.
Los racks equipados con numerosos módulos de 192 GB o 256 GB LPDDR5X podrían absorber una cantidad considerable de obleas. Esto no implica automáticamente una nueva escasez para smartphones, pero sí introduce más competencia por una capacidad de fabricación limitada y condicionada por contratos plurianuales con centros de datos.
NVIDIA también utilizará SOCAMM2 en sus plataformas Vera Rubin, mientras otros fabricantes estudian LPDDR5X para aceleradores de inferencia. La expansión del formato refleja un cambio hacia memoria de bajo consumo y alta densidad en servidores, pero podría desplazar parte de la producción reservada tradicionalmente para dispositivos móviles.
AMD llegará así a 2027 con dos extensiones especializadas de la arquitectura Zen 6. Verano reforzará los racks de IA mediante memoria SOCAMM2 de alta capacidad y menor consumo, mientras Venice-X utilizará 3D V-Cache junto con frecuencias superiores a 5 GHz para acelerar HPC, simulación científica y diseño avanzado de chips.
Vía: Wccftech
