Intel estaría preparando un cambio importante para su proceso 14A2, la evolución de medio nodo dentro de su futura tecnología 14A. Según ETNews, la compañía valora usar alimentación eléctrica por ambos lados del chip para reducir caídas de voltaje causadas por interconexiones cada vez más pequeñas.
La decisión estaría ligada a la presión por competir con TSMC N2 y Samsung SF2Z en densidad de transistores. Intel ya apuesta por alimentación trasera con PowerVia, pero el salto a un pitch M0 de solo 21 nm podría obligar a combinar frontside y backside power delivery.
Intel 14A2 llevaría el pitch M0 a 21 nm
El punto técnico clave está en el M0 pitch, es decir, la distancia entre líneas metálicas de interconexión cercanas a los transistores. Según el informe, Intel 14A usaría un pitch de 28 nm, mientras que Intel 14A2 bajaría hasta 21 nm para aumentar densidad y mejorar competitividad.
Reducir el pitch permite colocar más transistores y rutas de señal dentro del chip, pero también complica la fabricación. A esas dimensiones, la litografía exige más precisión, más pasos críticos y mayor dependencia de EUV avanzada. El beneficio es más densidad lógica, pero el coste es mayor complejidad eléctrica y de fabricación.
Este ajuste también tendría una lectura económica. Intel buscaría mejorar el aprovechamiento de herramientas High-NA EUV, extremadamente caras y difíciles de amortizar sin nodos muy densos. El 14A2 sería, por tanto, un intento de ganar densidad sin perder viabilidad industrial.
PowerVia podría no bastar por sí solo
La alimentación trasera permite mover parte de la red eléctrica a la cara posterior del chip, liberando espacio en la parte frontal para señales. En teoría, esto reduce congestión, mejora eficiencia y ayuda al rendimiento. Intel ya ha presentado PowerVia como una ventaja clave de sus nodos más avanzados.
El problema es que, al reducir tanto las dimensiones, las rutas eléctricas también se vuelven más delicadas. ETNews apunta a posibles caídas de voltaje en los TSV diseñados para alimentación trasera, debido a mayor resistencia en interconexiones más finas y a la dificultad de mantener estabilidad eléctrica.
Ahí entra la opción de usar alimentación por ambos lados. En lugar de confiar únicamente en la cara posterior, Intel podría repartir parte de la entrega energética entre frontal y trasera. La idea sería reducir IR drop, congestión y pérdida de eficiencia en un nodo especialmente exigente.
La alimentación dual sería una solución de compromiso
La alimentación por ambos lados no sería un retroceso completo, sino una solución híbrida. Intel conservaría las ventajas del backside power delivery, pero añadiría rutas frontales cuando fueran necesarias para sostener mejor estabilidad eléctrica en zonas críticas del chip.
Este enfoque puede tener sentido si el 14A2 fuerza demasiado el diseño. Cuanto más pequeñas son las líneas metálicas, más difícil resulta entregar corriente de forma uniforme sin pérdidas. Un chip avanzado no solo necesita muchos transistores; también necesita alimentación estable para mantener frecuencia y rendimiento sostenido.
La contrapartida es que recuperar parte de la alimentación frontal puede ocupar espacio que se había liberado para señales. Por eso la decisión es delicada: Intel debe equilibrar densidad, rendimiento, consumo, complejidad de diseño y coste de fabricación sin perder la ventaja teórica de PowerVia.
La presión de TSMC y Samsung marca el calendario
Intel no está tomando estas decisiones en vacío. La compañía necesita que 14A y 14A2 sean competitivos frente a TSMC y Samsung Foundry, especialmente cuando el mercado mira con lupa densidad, rendimiento por vatio y madurez de producción en cada nodo avanzado.
Según el informe, Samsung habría refinado su arquitectura GAA, mientras TSMC habría estabilizado la familia N2 entre 2025 y 2026. Si esos rivales llegan antes con nodos sólidos, Intel tendrá menos margen para corregir problemas en 14A sin comprometer confianza de clientes externos y calendario comercial.
El tiempo también pesa por el lado del diseño. Intel tendría previsto entregar kits 14A 0.9 a clientes en octubre de 2026. Ese hito es importante porque los PDK condicionan cuándo los socios pueden empezar chips reales, y cualquier cambio de alimentación afecta reglas de diseño y validación eléctrica.
El reto no es solo fabricar líneas más pequeñas
La noticia muestra que la carrera de nodos ya no consiste únicamente en reducir tamaño. A partir de cierto punto, el problema pasa a ser cómo alimentar, enfriar e interconectar millones de transistores sin crear cuellos de botella. En 14A2, Intel se enfrentaría a un límite práctico de entrega energética.
Un pitch M0 más bajo ayuda a mejorar densidad, pero también aumenta sensibilidad a errores de patrón, resistencia y variabilidad. Cada línea metálica transporta señales o potencia dentro de márgenes mínimos, así que cualquier desviación puede afectar rendimiento, consumo o rendimiento de fabricación.
Por eso el empaquetado, la alimentación trasera y la arquitectura eléctrica pesan cada vez más. Intel puede usar High-NA EUV para definir estructuras más finas, pero también necesita que esas estructuras funcionen de forma estable. El éxito de 14A2 dependerá de fabricar pequeño y alimentar bien al mismo tiempo.
14A2 sería clave para recuperar credibilidad en fundición
Intel Foundry necesita demostrar que puede competir de tú a tú con TSMC y Samsung en nodos punteros. 14A2 sería especialmente importante porque debería aportar la mejora de medio nodo necesaria para cerrar distancia en densidad y eficiencia frente a tecnologías rivales.
El posible uso de alimentación dual también deja ver la tensión interna del proyecto. Intel intenta acelerar, adoptar High-NA EUV, mejorar densidad y captar clientes, pero cada salto técnico añade riesgos. La compañía necesita que 14A2 no sea solo ambicioso, sino predecible para fabricantes que diseñan chips caros.
Para clientes externos, la fiabilidad del nodo importa tanto como la ficha técnica. Un proceso muy denso pero difícil de validar puede generar dudas. Si Intel resuelve la entrega de potencia con una arquitectura híbrida eficaz, 14A2 podría ganar más credibilidad como plataforma real de producción avanzada.
Una solución técnica con mucho en juego
La lectura final es que Intel estaría ajustando su estrategia porque el 14A2 apunta a un nivel de densidad muy agresivo. Bajar el M0 pitch a 21 nm puede mejorar competitividad, pero también obliga a resolver caídas de voltaje, resistencia y entrega energética con soluciones más complejas.
La alimentación por ambos lados sería una respuesta pragmática. No suena tan limpia como depender solo del backside power, pero puede ser necesaria para mantener estabilidad en un nodo tan apretado. En semiconductores avanzados, muchas veces gana quien encuentra el mejor compromiso entre física, coste y calendario.
Por ahora, todo debe tratarse como información no confirmada. Pero si ETNews acierta, Intel 14A2 no solo será una evolución de densidad, sino una prueba crítica de ingeniería eléctrica. La compañía se juega mucho en ese nodo: recuperar ritmo frente a TSMC, contener a Samsung y convencer a clientes de fundición.
Vía: Wccftech
