AMD e Intel han publicado nuevas especificaciones de ACE, las AI Compute Extensions para arquitecturas x86. La propuesta nace dentro del x86 Ecosystem Advisory Group y busca que futuras CPUs puedan acelerar cargas de IA con un enfoque común entre fabricantes, en lugar de depender de implementaciones aisladas.
La clave está en la multiplicación matricial. ACE apunta directamente al bloque de cálculo que sostiene redes neuronales, modelos de lenguaje y muchas cargas modernas de IA, aportando nuevas primitivas para trabajar con matrices, registros tipo tile y formatos de precisión reducida.
ACE intenta cubrir una carencia histórica del x86 moderno
El ecosistema x86 ya dispone de extensiones SIMD potentes, como AVX10, capaces de procesar múltiples datos por instrucción. El problema es que las cargas de IA actuales dependen cada vez más de operaciones matriciales densas, donde una arquitectura vectorial tradicional no siempre ofrece la mejor relación entre rendimiento, escalabilidad y eficiencia energética.
Ahí entra ACE. La nueva extensión no sustituye a AVX, sino que la complementa con registros específicos, operaciones de movimiento de datos y procesamiento por bloques. La idea es combinar la flexibilidad de AVX con una ruta de cálculo más densa para matrices, acercando las futuras CPUs x86 a necesidades que hasta ahora suelen recaer en GPU, NPU o aceleradores dedicados.
El movimiento tiene una lectura estratégica clara. AMD e Intel no quieren que la CPU quede relegada a tareas auxiliares dentro de la IA local, especialmente en PCs, estaciones de trabajo y servidores donde x86 sigue siendo la base del sistema.
Multiplicación matricial, registros tile y precisión reducida
ACE introduce un nuevo estado de registros, incluyendo registros tipo tile y registros de escalado por bloques. Esto permite que el procesador maneje fragmentos de matrices de forma más eficiente, con operaciones diseñadas para consumir datos desde registros AVX y trabajar sobre ese nuevo estado interno.
La ventaja está en la densidad de cálculo. La multiplicación matricial es una de las operaciones más repetidas en inferencia, entrenamiento ligero y ejecución de modelos, por lo que cualquier mejora a nivel de instrucción puede tener impacto directo en rendimiento por vatio.
La especificación también contempla formatos como INT8, FP32, BF16, FP16, FP8, FP6, FP4 y variantes MX. El soporte de formatos de baja precisión resulta clave para IA, porque permite reducir movimiento de datos, consumo de memoria y coste energético sin depender siempre de precisión completa.
x86 busca una base común para no fragmentarse en IA
El aspecto más importante no es solo técnico, sino de plataforma. ACE nace como una especificación compartida entre AMD e Intel, lo que puede facilitar que desarrolladores, compiladores y bibliotecas de IA trabajen sobre una base común en futuras generaciones de procesadores.
Esto es relevante porque la IA en PC se está fragmentando entre CPU, GPU y NPU, cada una con sus propias rutas de aceleración. Una extensión común en x86 puede ayudar a que ciertas cargas se ejecuten mejor sin depender exclusivamente de hardware dedicado, sobre todo en escenarios donde la CPU sigue coordinando buena parte del flujo de trabajo.
Aun así, ACE no convierte automáticamente a una CPU en sustituta de una GPU para IA pesada. Su papel parece más realista: mejorar la eficiencia de operaciones concretas dentro del procesador central, especialmente cuando mover datos hacia otro acelerador no compensa o cuando la carga necesita baja latencia.
La respuesta de AMD e Intel al avance de Arm y los aceleradores
La publicación de ACE también debe leerse en el contexto de competencia. Arm, Apple y varios diseños propios para IA han ganado fuerza al integrar aceleración específica, memoria rápida y unidades dedicadas. Si x86 quiere seguir siendo competitivo, necesita evolucionar más allá del aumento clásico de núcleos y frecuencia.
AMD e Intel ya habían anunciado otros pilares dentro del grupo x86, como FRED, AVX10 y ChkTag. ACE añade una pieza especialmente importante porque la IA local se ha convertido en un requisito de plataforma, no en una función secundaria para marketing.
La lectura industrial es clara. El futuro del PC no dependerá solo de añadir una NPU más potente, sino de coordinar CPU, GPU, NPU, memoria y software con rutas de ejecución coherentes. ACE intenta reforzar justo esa parte del mapa.
ACE llegará en futuras generaciones, pero su impacto dependerá del software
Por ahora, ACE es una especificación, no una función ya presente en todos los Ryzen AI o Core Ultra actuales. Su impacto real dependerá de cuándo AMD e Intel la integren en silicio, cómo la expongan los compiladores y si los motores de IA la adoptan de forma práctica.
Ese punto será decisivo. Una extensión de instrucciones solo importa si el software la utiliza bien, algo que exige soporte en bibliotecas, sistemas operativos, frameworks de IA y herramientas de desarrollo. Sin esa capa, ACE podría quedarse como capacidad técnica infrautilizada.
La lectura final es clara: ACE refuerza la intención de AMD e Intel de modernizar x86 para la era de la IA, no solo con NPUs externas al flujo clásico de CPU, sino con nuevas instrucciones pensadas para acelerar operaciones matriciales desde la propia arquitectura. Si el software acompaña, puede convertirse en una pieza importante para los próximos chips x86.
Vía: Wccftech
