Patrick Gelsinger, antiguo CEO de Intel, ha respaldado a Nagare Labs y su nueva tecnología de memoria Z2RAM, diseñada para combinar la velocidad de acceso de SRAM con una densidad próxima a DRAM. La compañía pretende integrar esta memoria directamente sobre los chips de procesamiento, reduciendo las transferencias de datos y el consumo energético asociados a los aceleradores de inteligencia artificial.
En declaraciones a The Register, Gelsinger considera que Z2RAM podría convertirse en una alternativa a determinadas limitaciones de HBM, especialmente en densidad, velocidad y eficiencia energética. La tecnología promete hasta cinco veces la densidad de SRAM convencional en su primera generación, aunque todavía se encuentra en fase experimental y no existen productos comerciales que permitan comprobar estas ventajas.
Z2RAM sustituye las celdas SRAM de seis transistores por una arquitectura de dos
La principal diferencia de Z2RAM está en su celda de memoria formada por dos transistores, frente a los seis empleados habitualmente por SRAM. La memoria DRAM convencional utiliza una estructura de un transistor y un condensador, mientras que Nagare Labs elimina el condensador independiente y aprovecha la capacitancia de puerta de uno de los transistores para almacenar la carga eléctrica.
Según Suman Datta, cofundador de Nagare Labs y profesor del Georgia Institute of Technology, esta arquitectura permite realizar lecturas no destructivas, evitando recuperar el contenido de la celda después de cada acceso. A diferencia de DRAM, donde la lectura altera la carga almacenada, Z2RAM pretende conservar la información durante esta operación, reduciendo parte del trabajo necesario para acceder a los datos.
La propuesta utiliza semiconductores de óxido con corrientes de fuga muy reducidas, una característica que también podría disminuir la frecuencia de refresco de las celdas. Sin embargo, Z2RAM sigue dependiendo del almacenamiento de carga eléctrica, por lo que no debe confundirse con una memoria no volátil como NAND. Su semejanza con esta última se encuentra principalmente en las posibilidades de fabricación y apilamiento.
La integración vertical busca reducir la dependencia de HBM en aceleradores de IA
Uno de los principales problemas de los aceleradores actuales es la distancia física entre las unidades de procesamiento y la memoria HBM. Aunque esta última proporciona un ancho de banda elevado, necesita transferir información mediante conexiones situadas en el encapsulado. Mover grandes volúmenes de datos consume energía, especialmente durante la inferencia de modelos que requieren consultar constantemente sus parámetros.
Nagare Labs propone apilar las celdas Z2RAM verticalmente e integrar la memoria sobre el procesador, utilizando conexiones distribuidas por la superficie del chip. Esta arquitectura podría reducir la longitud de los recorridos eléctricos y permitir un acceso más directo a los datos. Sin embargo, la mejora dependerá del ancho de banda efectivo y de cómo se integre la memoria con las unidades de cálculo.
La primera generación contempla seis capas de memoria y una densidad de bits cinco veces superior a la SRAM de alta densidad de 2 nm, según las proyecciones de la compañía. Como referencia teórica, una superficie capaz de almacenar 64 MB de SRAM podría ofrecer aproximadamente 320 MB utilizando Z2RAM, siempre que se cumplan los objetivos de densidad y fabricación.
La empresa también proyecta una velocidad de acceso hasta 14 veces superior a DRAM y un consumo energético de lectura tres veces inferior a SRAM. Estas cifras proceden de sus estimaciones para la primera generación, no de benchmarks independientes de un acelerador comercial. Por tanto, todavía no permiten calcular mejoras concretas en tokens por segundo, latencia de inferencia o consumo total.
Existe además una diferencia fundamental de capacidad. Multiplicar por cinco la densidad de SRAM no significa igualar automáticamente los cientos de gigabytes que proporciona HBM en determinados aceleradores. En una primera etapa, Z2RAM podría resultar especialmente interesante como un nivel adicional de memoria muy rápida y cercana al procesamiento, reduciendo accesos a HBM sin necesidad de sustituirla por completo.
Fabricación mediante capas 3D sin recurrir a litografía EUV
Para aumentar la capacidad, Nagare Labs pretende utilizar un proceso de deposición vertical inspirado en la fabricación de memoria 3D NAND, añadiendo capas sobre una misma estructura. La compañía sostiene que puede recurrir a materiales y herramientas compatibles con procesos de fabricación existentes, evitando depender de litografía EUV para construir las capas de memoria.
Este enfoque permitiría incrementar la densidad sin reducir continuamente el tamaño de los transistores, uno de los desafíos que afronta SRAM. Sin embargo, trasladar la tecnología desde los prototipos universitarios hasta obleas comerciales exige resolver problemas de uniformidad, rendimiento de fabricación y fiabilidad. Una celda funcional en laboratorio no garantiza que millones de celdas puedan fabricarse con costes competitivos.
El comportamiento de los semiconductores de óxido también introduce desafíos específicos. Datta reconoce que pequeñas variaciones en la estructura atómica pueden modificar el voltaje umbral de los transistores, comprometiendo la información almacenada. Además, integrar varias capas sobre un acelerador obliga a controlar las temperaturas de fabricación y funcionamiento, especialmente cuando el procesador trabaja con cargas elevadas durante periodos prolongados.
Nagare Labs recibe 5 millones de dólares y apunta a la producción durante la próxima década
La compañía ha conseguido una financiación inicial de 5 millones de dólares (4.478.850€), encabezada por Playground Global, firma de inversión en la que participa Patrick Gelsinger. El antiguo responsable de Intel también figura en el consejo de administración de Nagare Labs, fundada por Suman Datta y Shimeng Yu, investigadores especializados en dispositivos semiconductores y nuevas arquitecturas de memoria.
Por ahora, Z2RAM únicamente dispone de prototipos de laboratorio. Nagare Labs busca un socio industrial para ampliar su fabricación y pretende disponer de muestras funcionales durante los próximos cuatro años, con el objetivo de alcanzar suministros comerciales a lo largo de la próxima década. La falta de una interfaz estandarizada para conectar esta memoria con los aceleradores constituye otro obstáculo pendiente.
El interés de Gelsinger refleja la necesidad de reducir el coste energético de mover datos en los sistemas de inteligencia artificial, una limitación que no puede solucionarse únicamente aumentando la potencia de cálculo. Sin embargo, Z2RAM todavía debe demostrar su densidad, rendimiento y fiabilidad a escala industrial. Su posible ventaja frente a SRAM y HBM dependerá de convertir una arquitectura prometedora en una tecnología fabricable y económicamente competitiva.
Vía: Wccftech
