Google estaría trabajando con Marvell en un chip de interconexión personalizado para sus TPUs, según una información atribuida a Funda AI y difundida por Jukan. El componente usaría un nodo avanzado de Intel, previsiblemente 18A o 18A-P, para atacar la latencia entre aceleradores dentro de centros de datos de IA.
La filtración apunta a producción en volumen para finales de 2027, lo que situaría este chip junto a la futura TPU Humufish, también conocida como TPUv8e. La lectura es clara: Google no solo quiere TPUs más potentes, sino una red interna más eficiente para escalar clústeres de IA.
Google atacaría el cuello de botella entre aceleradores
Un chip de interconexión no tiene el atractivo comercial de una GPU o una TPU, pero puede ser igual de decisivo en centros de datos modernos. Su función consiste en coordinar el movimiento de datos entre aceleradores, reduciendo congestión, sincronización deficiente y latencia acumulada entre ASICs trabajando en paralelo.
Ese punto resulta cada vez más importante porque los clústeres de IA ya no dependen solo de chips individuales. Cuando miles de aceleradores trabajan sobre modelos enormes, cualquier retraso en la comunicación penaliza el rendimiento conjunto. Por eso Google estaría buscando una interconexión más rápida, estable y adaptada a sus TPUs.
La decisión también refleja una tendencia general del sector. NVIDIA, AMD, Google y otros grandes actores están optimizando no solo el cómputo, sino también memoria, empaquetado, red interna y software. En IA a gran escala, el rendimiento real depende de todo el sistema, no solo del silicio principal.
Marvell gana peso como socio de chips personalizados
El papel de Marvell encaja muy bien con este tipo de proyecto. La compañía se ha reforzado en chips personalizados, conectividad avanzada y soluciones para centros de datos, justo los ámbitos donde los hyperscalers buscan diseños propios para diferenciarse de plataformas genéricas y lograr más control sobre eficiencia, latencia y escalabilidad.
Para Google, recurrir a Marvell permitiría acelerar el desarrollo de un componente muy especializado sin asumir todo el diseño desde cero. En un entorno donde cada generación de TPU necesita mejorar eficiencia y escalabilidad, contar con un socio experto en interconexión de alto rendimiento puede ser una ventaja clave.
El movimiento también llega en un momento favorable para Marvell. La compañía ha recibido un respaldo visible desde el sector de IA, incluida la valoración positiva de Jensen Huang, CEO de NVIDIA. Más allá de la frase llamativa, lo relevante es que Marvell está entrando en una fase de mayor protagonismo dentro del hardware para IA.
Intel 18A o 18A-P reforzarían la parte de fabricación
La elección de Intel 18A o Intel 18A-P sería uno de los puntos más llamativos de la filtración. Con TSMC muy tensionada en nodos avanzados, Google estaría diversificando fabricación para un chip crítico, una decisión que puede ayudar a reducir dependencia de capacidad externa ya saturada por la IA.
Esto también supondría otra oportunidad para Intel Foundry. Fabricar un chip de interconexión para TPUs de Google permitiría demostrar que sus nodos avanzados pueden competir en componentes exigentes para centros de datos, no solo en productos propios o diseños menos estratégicos, reforzando la credibilidad de Intel en silicio de IA personalizado.
La parte de encapsulado también importa. La futura TPU Humufish combinaría diseño principal de Google, trabajo de MediaTek en E/S y backend, fabricación de Intel y encapsulado basado en EMIB. Esa combinación apunta a una cadena de diseño mucho más distribuida y especializada.
Humufish marcaría una nueva fase para las TPUs de Google
La posible asociación con TPUv8e Humufish resulta especialmente relevante porque Google ya ha desplegado TPUs en al menos 11 regiones de centros de datos, incluidas 2 zonas dedicadas a IA. A esa escala, mejorar la interconexión no es un detalle técnico, sino una necesidad operativa para sostener cargas masivas.
Cuando una infraestructura se reparte por varias regiones, la eficiencia del hardware interno condiciona costes, latencia y aprovechamiento de cada clúster. Un chip de red diseñado específicamente para TPUs podría ayudar a armonizar el ritmo de trabajo entre aceleradores y nodos de datos.
La lectura estratégica es que Google continúa alejándose de una dependencia absoluta de GPU externas. Sus TPUs ya son una pieza central de su infraestructura de IA, pero la siguiente etapa exige mejorar cómo se comunican entre sí. Ahí este chip de Marvell podría actuar como una pieza clave para escalar TPU a mayor densidad.
Funda AI: «Marvell will design a networking chip for Google. This chip will be manufactured on Intel’s 18A (or 18AP), with mass production scheduled to begin by the end of 2027, and it will be paired with the MediaTek-designed Humufish for Google.»$INTC
— Jukan @COMPUTEX (@jukan05) June 3, 2026
El reto no es solo fabricar el chip, sino integrarlo bien
Aunque el uso de nodos avanzados de Intel suena potente, el verdadero desafío estará en la integración completa. Un chip de interconexión debe coordinarse con el ASIC principal, el empaquetado, la memoria, el software de orquestación y la infraestructura del centro de datos para ofrecer mejor latencia sin disparar consumo o complejidad.
Ese equilibrio resulta delicado. Si el chip mejora comunicación, pero añade coste, consumo o problemas de validación, el beneficio puede diluirse. Por eso este tipo de componentes suele desarrollarse con años de antelación, especialmente cuando debe convivir con una hoja de ruta de TPU ya definida.
También habrá que vigilar el calendario. La producción a finales de 2027 deja margen para validación, pero sitúa el impacto real más cerca de la siguiente oleada de centros de datos de IA. No sería un movimiento inmediato, sino una preparación para clústeres más densos y sincronizados.
La IA convierte la interconexión en un arma competitiva
La carrera de la IA ha colocado mucha atención en GPU, HBM y nodos de fabricación, pero la red interna del acelerador empieza a ganar protagonismo. Si Google logra reducir latencia entre TPUs, puede mejorar entrenamiento, inferencia distribuida y eficiencia operativa, tres factores que afectan directamente a coste por modelo y rendimiento por centro de datos.
Para Marvell, el proyecto reforzaría su papel como proveedor clave en chips personalizados para IA. Para Intel, sería una validación de sus nodos avanzados dentro de un cliente de enorme peso. Para Google, la ventaja estaría en construir una infraestructura TPU más integrada, eficiente y menos dependiente de soluciones externas.
La lectura final es clara: el futuro de la IA no se decidirá solo por quién tenga el acelerador más potente. También pesará quién logre conectar mejor miles de chips, reducir latencia y mover datos sin cuellos de botella. Este supuesto chip de Marvell para Google apunta a esa nueva frontera del hardware para IA.
Vía: Wccftech
