Apple habría diseñado el A20 Pro no solo para aumentar el rendimiento de CPU, GPU y Neural Engine, sino también para elevar considerablemente el ancho de banda disponible para cargas de inteligencia artificial. El SoC alcanzaría 115,2 GB/s utilizando memoria LPDDR5X a 9.600 MT/s sobre un bus de 96 bits, evitando por ahora el salto a LPDDR6.
La arquitectura de memoria tendría además cambios internos importantes. Una filtración anterior apuntaba a una configuración de seis canales destinada a alimentar mejor el nuevo Neural Engine de 32 núcleos, aunque Apple no ha confirmado públicamente esta organización. La combinación ayudaría especialmente en cargas de IA local, donde mantener ocupadas las unidades de cálculo requiere mover enormes cantidades de datos.
Un bus de 96 bits eleva el ancho de banda hasta 115,2 GB/s
El cálculo del A20 Pro resulta directo a partir de las cifras disponibles. Un bus de memoria de 96 bits equivale a 12 bytes por transferencia y, combinado con LPDDR5X a 9.600 MT/s, proporciona 115,2 GB/s de ancho de banda teórico.
Supone un cambio importante frente a configuraciones móviles tradicionalmente más estrechas. Apple habría preferido aumentar el ancho del bus y reorganizar los canales de memoria antes que adoptar inmediatamente LPDDR6, cuya integración habría incrementado todavía más el coste de una plataforma que ya estrena el nodo de 2 nm de TSMC.
La fuente compara este resultado con el XRING 03 de Xiaomi y atribuye al SoC chino 113,8 GB/s utilizando LPDDR6, pero las especificaciones proporcionadas presentan una inconsistencia. Si realmente utilizase un bus completo de 96 bits a 10.667 MT/s, el ancho de banda teórico resultante sería cercano a 128 GB/s.
Por tanto, no puede afirmarse únicamente con esos datos que el A20 Pro supere al XRING 03 en ancho de banda. La cifra de 113,8 GB/s podría proceder de una configuración efectiva diferente, otra velocidad real de funcionamiento o información incompleta, pero el material disponible no permite reconciliar ambas especificaciones.
Lo que sí puede establecerse con las cifras atribuidas al chip de Apple es que 115,2 GB/s representa un ancho de banda muy elevado para un SoC de smartphone equipado todavía con LPDDR5X. Y ahí es donde la organización interna de sus canales adquiere especial importancia.
Seis canales de memoria para evitar alimentar mal al Neural Engine
Una filtración anterior señalaba que Apple habría pasado a una configuración de memoria de seis canales, frente a diseños más convencionales con un menor número de canales de mayor anchura. Esta característica todavía debe tratarse como información no confirmada.
Tener más canales permite al controlador gestionar un mayor número de solicitudes de lectura y escritura de forma paralela, reduciendo ciertos cuellos de botella y mejorando la utilización del ancho de banda disponible. No aumenta mágicamente la capacidad de cálculo, pero puede ayudar a mantener mejor alimentadas las unidades que dependen constantemente de nuevos datos.
Esto encajaría especialmente bien con otro de los grandes cambios atribuidos al A20 Pro: su doble Neural Engine de 16 núcleos, con 32 núcleos especializados en total. En determinadas cargas específicamente preparadas para la NPU, su rendimiento pico podría incluso superar al de la GPU de siete núcleos.
Ese tipo de potencia sería poco útil si el subsistema de memoria no fuese capaz de proporcionar datos con suficiente rapidez. Una NPU esperando constantemente a memoria desperdicia capacidad de cálculo, por lo que ampliar el ancho de banda y mejorar el paralelismo de acceso tiene especial sentido en un chip orientado cada vez más hacia IA ejecutada localmente.
Modelos de lenguaje relativamente pequeños, procesamiento de prompts, reconocimiento de voz y determinadas operaciones de visión artificial son ejemplos donde la relación entre capacidad de cálculo y ancho de banda puede convertirse en uno de los principales factores de rendimiento.
Mantener LPDDR5X habría permitido contener costes
La decisión de no introducir LPDDR6 también tendría una explicación económica. Fabricar el A20 Pro mediante el nodo de 2 nm de TSMC ya implica un incremento considerable del coste por chip, por lo que añadir una nueva generación de memoria podría haber elevado todavía más el precio de la plataforma.
Apple habría conseguido parte del aumento de rendimiento reorganizando el subsistema existente. LPDDR5X a 9.600 MT/s continúa siendo una memoria extremadamente rápida, y ampliar el bus hasta 96 bits permite extraer bastante más ancho de banda sin depender obligatoriamente de velocidades de transferencia superiores.
Este enfoque también tiene implicaciones en el consumo. Aumentar canales y anchura del bus introduce sus propios costes energéticos y de complejidad, pero subir indefinidamente la frecuencia de la memoria tampoco resulta gratuito, especialmente en un smartphone con límites térmicos mucho más estrictos que los de un ordenador.
Apple parece haber buscado un equilibrio entre esas variables: más ancho de banda, suficiente capacidad para cargas de IA y control del coste, manteniendo LPDDR5X durante al menos esta generación.
El nuevo encapsulado también podría ayudar a controlar temperaturas
Otro cambio relacionado sería el uso de un encapsulado WMCM, Wafer-Level Multi-Chip Module. Este diseño permitiría situar la memoria DRAM junto al SoC en lugar de colocarla directamente sobre el silicio, modificando la distribución física utilizada tradicionalmente en smartphones.
Separar ambos componentes podría ayudar a controlar mejor la acumulación térmica cuando CPU, GPU, Neural Engine y memoria trabajan simultáneamente. Las cargas prolongadas de IA pueden mantener activos varios bloques del chip durante bastante tiempo, haciendo que la temperatura sostenida resulte tan importante como el rendimiento máximo.
No obstante, la relación exacta entre ese encapsulado y las mejoras térmicas deberá comprobarse mediante análisis físicos y pruebas independientes. La teoría resulta favorable, pero el comportamiento final dependerá del diseño completo del dispositivo, la refrigeración y los límites energéticos establecidos por Apple.
La arquitectura apunta en cualquier caso hacia una prioridad muy clara. El A20 Pro no estaría utilizando su mayor ancho de banda únicamente para mejorar gráficos o benchmarks sintéticos, sino para mantener alimentados CPU, GPU y especialmente un Neural Engine mucho más grande durante cargas de IA local.
Si finalmente se confirma la organización de seis canales, Apple habría conseguido 115,2 GB/s sin abandonar LPDDR5X, combinando un bus de 96 bits con una reorganización profunda del subsistema de memoria. Más que la etiqueta LPDDR5X o LPDDR6, será esa arquitectura completa la que determine cuánto puede aprovechar realmente el A20 Pro cuando comiencen las pruebas con aplicaciones de IA ejecutadas directamente en los nuevos iPhone.
Vía: Wccftech
