CXMT ha anunciado que espera introducir memoria DDR5 RDIMM basada en la arquitectura de celdas DRAM 4F² antes de finalizar 2026, un avance que podría situar al fabricante chino por delante del calendario de producción atribuido a Samsung. Esta tecnología busca reducir el espacio ocupado por cada celda de memoria, permitiendo aumentar la densidad sin depender exclusivamente de procesos litográficos más pequeños.
El anuncio fue realizado por Cao Kanyu, presidente de CXMT, durante la cuarta edición de la Integrated Chip and Chiplet Conference, celebrada en Shanghái los días 9 y 10 de octubre. Según la información recogida por IT Home, la compañía ha logrado avances en transistores de canal vertical, arquitectura 4F² y técnicas de unión híbrida, aunque todavía no ha detallado las especificaciones comerciales de sus futuros módulos.
CXMT quiere introducir la arquitectura 4F² en memoria DDR5 para servidores
Durante su intervención, Cao Kanyu explicó los progresos alcanzados por CXMT en el desarrollo de nuevas estructuras DRAM y confirmó que la compañía espera presentar un producto DDR5 RDIMM que incorpore tecnologías relacionadas con la arquitectura 4F² antes de que termine 2026.
La elección del formato RDIMM resulta significativa porque está orientado principalmente a servidores y estaciones de trabajo profesionales. Estos módulos incorporan un registro para gestionar determinadas señales procedentes del controlador de memoria, reduciendo la carga eléctrica y facilitando configuraciones con múltiples módulos de elevada capacidad.
Sin embargo, CXMT no ha anunciado todavía la capacidad, frecuencia, latencias ni consumo de sus nuevos módulos DDR5 RDIMM. Tampoco ha especificado cuándo comenzará su producción a gran escala o si estarán disponibles inmediatamente después de su presentación. Esta distinción resulta importante al comparar el calendario chino con los planes de otros fabricantes.
Las celdas 4F² reducen un 33% la superficie frente a la arquitectura 6F²
Very interesting
Samsung plans to introduce 4F² in 2028— Zephyr (@zephyr_z9) October 10, 2026
La principal innovación se encuentra en la organización física de las celdas DRAM, que tradicionalmente utilizan un transistor y un condensador para almacenar cada bit de información. La arquitectura 6F², ampliamente empleada en la industria, necesita una superficie equivalente a seis veces el cuadrado de una dimensión mínima de referencia, denominada F.
Con una disposición 4F², la superficie teórica de cada celda pasa de 6F² a 4F², lo que representa una reducción del 33% manteniendo el mismo valor de F. Desde otra perspectiva, sería posible colocar hasta un 50% más de celdas en una superficie equivalente, siempre que únicamente se comparase el área ocupada por las propias celdas.
No obstante, esta mejora geométrica no significa que un chip completo vaya a ofrecer automáticamente un 50% más de capacidad. Los circuitos periféricos, las conexiones eléctricas y las limitaciones del proceso de fabricación también consumen superficie. Por tanto, el aumento real de densidad dependerá de cómo se implemente la arquitectura en un producto comercial.
Para conseguir esta reducción, los fabricantes investigan transistores de canal vertical o VCT (Vertical Channel Transistor), que permiten reorganizar la disposición del transistor respecto al condensador y las conexiones de la celda. Esta configuración facilita una estructura más compacta, pero exige modificar procesos de fabricación que llevan años perfeccionándose para las arquitecturas convencionales.
Entre los desafíos técnicos destacan la formación de las líneas de palabra y de bit, el aislamiento eléctrico y el control de las corrientes de fuga. Una celda más pequeña solo resulta comercialmente útil si mantiene un funcionamiento fiable y puede producirse con un rendimiento industrial suficiente. Por ello, la transición hacia 4F² implica desarrollar nuevos dispositivos y procesos, no simplemente reducir las dimensiones existentes.
CXMT investiga esta tecnología desde 2021, pero todavía debe demostrar su fabricación comercial
El anuncio no representa el inicio de las investigaciones de CXMT. Según la información presentada por su presidente, la compañía publicó en 2021 uno de sus primeros trabajos sobre la arquitectura 4F², seguido de nuevas investigaciones divulgadas en 2023 y 2025. Estos avances muestran que el fabricante lleva varios años trabajando en los problemas asociados a las celdas de alta densidad.
Ahora, el desafío consiste en trasladar esos desarrollos a módulos DDR5 RDIMM utilizables en servidores, donde importan tanto la capacidad como la estabilidad y la compatibilidad con las plataformas existentes. Una demostración técnica puede validar el funcionamiento de una celda, pero no garantiza que una memoria completa alcance los requisitos de producción necesarios.
También queda por conocer qué elementos de la arquitectura 4F² estarán presentes en la primera generación comercial de CXMT. La empresa ha mencionado distintas tecnologías relacionadas con su investigación, pero no ha publicado una descripción suficientemente detallada del producto como para confirmar todas sus características internas.
Samsung apunta a 2028 para producir DRAM 4F² con transistores verticales
CXMT started mass production of G5, a noteworthy milestone indicating the move to SAQP as a key part of the manufacturing process. A subsequent node transition to G6 can be predicted as a natural followup to G5 before going to monolithic 3D DRAM.
https://t.co/G6jiAguvZB https://t.co/FYwFSXsKBC— Fred Chen (@DrFrederickChen) October 10, 2026
El calendario de CXMT contrasta con las informaciones sobre la próxima generación de memoria DRAM de Samsung, que también contempla la utilización de celdas 4F² y transistores de canal vertical. Según los datos publicados por The Elec y recogidos por TrendForce, el fabricante surcoreano habría conseguido fabricar un chip funcional mediante su proceso 10a, con pruebas de caracterización realizadas durante 2026.
Su hoja de ruta situaría la finalización del desarrollo en 2026, las pruebas de calidad durante 2027 y el traslado a producción en masa en 2028. Si CXMT introduce efectivamente su producto antes de finalizar este año, podría alcanzar antes una etapa comercial, aunque ambos calendarios no describen necesariamente el mismo nivel de madurez industrial.
Por tanto, afirmar que CXMT aventajará dos años a Samsung en toda la tecnología DRAM sería una conclusión prematura. El fabricante chino ha anunciado un objetivo de introducción de producto, mientras que las fechas atribuidas a Samsung se refieren específicamente a producción a gran escala. Sin información sobre volúmenes, rendimiento de fabricación y especificaciones comparables, no puede establecerse una ventaja técnica definitiva.
Samsung también investiga el uso de hybrid bonding para unir matrices de celdas y circuitos periféricos fabricados por separado. Esta estrategia permitiría aprovechar mejor la superficie del silicio, aunque añade complejidad y costes al proceso industrial. La combinación de celdas compactas y técnicas avanzadas de integración constituye una de las vías para continuar aumentando la densidad de la memoria.
HKMG y la expansión industrial refuerzan las ambiciones de CXMT
Además de las celdas 4F², CXMT trabaja en la incorporación de tecnologías High-k Metal Gate (HKMG), que combinan materiales dieléctricos de alta constante con puertas metálicas. Estas soluciones permiten mejorar determinadas características eléctricas de los transistores y controlar las fugas de corriente, dos aspectos fundamentales conforme avanzan las generaciones DRAM.
Las informaciones disponibles relacionan estos desarrollos con sus procesos de fabricación G4 y G5 y la evolución de productos LPDDR5X, aunque no se ha confirmado que todas estas tecnologías se incorporen simultáneamente a la primera DDR5 RDIMM 4F². Sus beneficios dependerán de la implementación concreta y de los resultados obtenidos durante la fabricación.
En paralelo, CXMT continúa ampliando su capacidad industrial en China, con proyectos de expansión vinculados a sus instalaciones de fabricación y nuevas inversiones en memoria avanzada. Esta estrategia podría ayudarle a competir en volumen con Samsung, SK hynix y Micron, pero una mayor capacidad de producción no implica automáticamente disponer del mismo rendimiento tecnológico o de fabricación.
La principal novedad es que CXMT ha puesto una fecha a su intención de llevar la arquitectura 4F² a un producto DDR5 RDIMM, acercando una tecnología investigada durante años a su posible utilización comercial. Si cumple el objetivo de finales de 2026, habrá dado un paso importante en la evolución de la DRAM, aunque su competitividad frente a Samsung dependerá de las especificaciones, la fiabilidad y la capacidad real de producción que consiga demostrar.
Vía: Wccftech
