AMD prepara cambios relevantes para su próxima generación de procesadores de escritorio Zen 6, y uno de los más llamativos estaría relacionado con la capacidad de caché L3 apilada. Las últimas informaciones apuntan a que la compañía mantendrá su estrategia de ofrecer modelos con 3D V-Cache, pero con cifras sensiblemente más altas que las vistas en Zen 5.
Según una filtración atribuida a HXL, las configuraciones monolíticas de un solo CCD integrarían 144 MB de 3D V-Cache, mientras que las variantes de doble CCD podrían alcanzar 288 MB de caché total. De confirmarse, supondría duplicar la capacidad máxima vista hasta ahora en CPUs de consumo orientadas a gaming.
Continuidad en el diseño de chiplets
Todo apunta a que Zen 6 seguirá utilizando una arquitectura familiar para la plataforma cliente: un cIOD central acompañado por uno o dos CCD independientes, cada uno beneficiándose de su propia pila de caché adicional. Esta aproximación permite escalar rendimiento sin modificar de forma radical el diseño base, algo que AMD ha explotado con éxito en generaciones anteriores.
El incremento de caché tendría un impacto directo en cargas sensibles a latencia y acceso a memoria, especialmente en videojuegos y determinadas aplicaciones técnicas, donde el gran pool de L3 reduce accesos a la memoria principal.
Un escenario similar al de Intel Nova Lake
Curiosamente, esta estrategia guarda paralelismos con lo que se espera de Intel en su futura arquitectura Nova Lake. En su caso, los rumores apuntan a la adopción de big Last Level Cache (bLLC), con cifras que también se moverían en 144 MB para configuraciones de un solo chiplet y 288 MB en variantes dobles.
Intel ya utiliza este concepto de gran caché local en procesadores de servidor como Clearwater Forest, donde se implementa como un interposer pasivo bajo los tiles activos. Llevar este enfoque al segmento de consumo podría reducir la brecha histórica en rendimiento gaming frente a las CPUs con 3D V-Cache de AMD.
Fabricación en nodos avanzados
En el plano tecnológico, Zen 6 combinaría distintos nodos de fabricación de TSMC. Las filtraciones indican que los CCD de CPU se producirán en N2P (2 nm), mientras que el chiplet de I/O (cIOD) recurrirá a N3P (3 nm). Esta separación permite optimizar costes y rendimiento, reservando el nodo más avanzado para las partes críticas del procesador.
A este salto en caché se sumarían nuevas extensiones x86-64, con especial protagonismo de AVX-512 en variantes como AVX512_FP16, AVX512_IFMA o AVX_VNNI_INT8. Un detalle relevante es que las operaciones AVX-512 de 16 bits pasarían a estar disponibles en CPUs de escritorio orientadas al consumidor, algo hasta ahora más habitual en segmentos profesionales.
Más caché, más impacto potencial
La combinación de enormes cantidades de caché L3, nodos de fabricación punteros y extensiones vectoriales avanzadas sitúa a Zen 6 como una de las arquitecturas más ambiciosas de AMD en el ámbito cliente. A falta de cifras oficiales de rendimiento, el enfoque apunta a mejoras claras en gaming y en cargas mixtas donde la proximidad entre núcleos, caché y unidades vectoriales marca la diferencia.
Como ocurre con cualquier filtración temprana, los detalles podrían variar antes del lanzamiento final. Aun así, la dirección es clara: la próxima generación de CPUs de escritorio parece encaminada a una auténtica carrera por la caché, con AMD e Intel empujando límites que hasta hace poco solo se veían en el segmento servidor.
Vía: TechPowerUp
