DNP ha logrado con éxito la resolución de patrón fina necesaria para las fotomáscaras de semiconductores lógicos para una generación de más de 2 nm (nm: 10-9 metros) que admiten la litografía ultravioleta extrema (EUV), un proceso puntero en la fabricación de semiconductores.
DNP también ha completado la evaluación de criterios para las fotomáscaras compatibles con la Alta Apertura Numérica, la aplicación que se está considerando para la próxima generación de semiconductores más allá de la generación de 2 nm, y ha comenzado el suministro de fotomáscaras de evaluación a consorcios de desarrollo de semiconductores, fabricantes de equipos de fabricación y fabricantes de materiales.
La litografía EUV High-NA permite formar patrones finos en obleas de silicio con una resolución superior a la que era posible hasta la fecha, y se espera que conduzca a la realización de semiconductores de alto rendimiento y bajo consumo.
En los últimos años, se ha avanzado en la producción masiva de semiconductores lógicos de última generación mediante litografía EUV con fuente de luz EUV. Asimismo, se ha extendido su adopción en los semiconductores de memoria, por lo que la litografía EUV resulta esencial en el suministro de semiconductores de vanguardia.
DNP completó el desarrollo de un proceso de fabricación de fotomáscaras para litografía EUV de generación de 3 nm en 2023, y prosiguió en 2024 participando como subcontratista en el Proyecto de Investigación y Desarrollo de Fortalecimiento de Infraestructuras de Sistemas de Información y Comunicaciones Post-5G de la Organización para el Desarrollo de Nuevas Energías y Tecnologías Industriales (NEDO), una agencia nacional de investigación y desarrollo.
Rapidus Corporation (Rapidus), con sede en Tokio, también es miembro participante en este proyecto, y DNP ha estado desarrollando para Rapidus tecnologías relacionadas con el proceso de fabricación de fotomáscaras y garantías para semiconductores lógicos de última generación.
Imagen de patrón de línea y espacio con una anchura de línea de 17 nm en la superficie de una fotomáscara de litografía EUV
Desarrollo
- DNP ha alcanzado ya la resolución de patrón fino necesaria para las fotomáscaras de litografía EUV para semiconductores lógicos de la generación de más de 2 nm. Además, DNP ha completado el desarrollo de fotomáscaras EUV compatibles con High-NA, consideradas para la próxima generación de semiconductores más allá de la generación de 2 nm, ha completado la evaluación de criterios para fotomáscaras EUV y ha comenzado el suministro de máscaras de muestra.
- Para realizar fotomáscaras para la litografía EUV de más de 2 nm de generación, se necesitan patrones un 20% más pequeños que los de la generación de 3 nm. Esto se refiere no solo al tamaño y la forma de los patrones, sino a la tecnología necesaria para resolver patrones finos de todo tipo en la cara de la misma máscara. Esto incluye no solo patrones rectos y rectangulares estándar, sino también patrones curvos cada vez más complejos. DNP ha logrado la resolución de patrones necesaria para la generación de más de 2 nm introduciendo repetidas mejoras basadas en el proceso de fabricación establecido para la generación de 3 nm.
- Las fotomáscaras para litografía EUV High-NA requieren una mayor precisión y un procesamiento más fino que las de litografía EUV estándar. DNP estableció y optimizó un flujo de proceso de fabricación que difiere del de las fotomáscaras para litografía EUV convencional.
Imagen de patrón curvo fino en la superficie de una fotomáscara litográfica EUV
Seguir avanzando
DNP seguirá estableciendo tecnologías de producción, como la mejora de los rendimientos de fabricación, con el objetivo de iniciar la producción en masa de fotomáscaras para semiconductores lógicos de la generación de 2 nm en el ejercicio 2027.
También se seguirá cooperando con imec, una organización internacional de investigación de vanguardia con sede en Lovaina (Bélgica), para promover el desarrollo de tecnologías de fabricación de fotomáscaras con vistas a la generación de 1 nm.
DNP seguirá contribuyendo al crecimiento de la industria japonesa de semiconductores, promoviendo el desarrollo en colaboración con diversos socios en el marco de la industria internacional de semiconductores.
Vía: DNP
