Cadence completa UCIe Gen3 a 64 Gbps en TSMC N3P
La firma ha dado un paso clave en el desarrollo de interconexiones chiplet de alta velocidad. Cadence ha completado el cierre de diseño (tape-out) de su IP UCIe de tercera generación, alcanzando 64 Gbps por carril sobre el proceso N3P de 3 nm de TSMC, con un claro enfoque en arquitecturas de IA, HPC y … Cadence completa UCIe Gen3 a 64 Gbps en TSMC N3P









