Samsung estaría preparando una colaboración con TSMC para fabricar mediante su proceso de 3 nm el chip base de la memoria NVHBM de NVIDIA. La información apunta a un acuerdo de fabricación entre dos de los principales competidores del sector de semiconductores, motivado por los requisitos técnicos de esta nueva tecnología de memoria de alto ancho de banda.
NVHBM es una evolución de la memoria HBM que integra el controlador dentro de su estructura tridimensional. Según NVIDIA, permitiría aumentar hasta un 30% el ancho de banda, reducir un 15% el consumo de la memoria y liberar hasta un 25% más de superficie útil para cálculo respecto a HBM4E. Sin embargo, estas mejoras todavía no se han demostrado mediante benchmarks independientes.
NVIDIA requeriría el proceso de 3 nm de TSMC para fabricar el chip base
La principal particularidad de esta colaboración es que Samsung recurriría a las instalaciones de TSMC pese a disponer de sus propias líneas de fabricación de 3 nm. Según la información publicada, NVIDIA habría establecido como requisito utilizar el proceso avanzado de la compañía taiwanesa para producir el chip base personalizado de NVHBM.
Esta condición respondería a la optimización del diseño y la propiedad intelectual de NVIDIA para los nodos de fabricación de TSMC. Adaptar circuitos avanzados a un proceso determinado requiere tener en cuenta sus características eléctricas y físicas, por lo que disponer de una tecnología con una denominación similar no garantiza que los diseños puedan trasladarse directamente entre fabricantes.
No obstante, la intervención de TSMC se limitaría al chip base, que incorpora los circuitos de control y comunicación de la memoria. Samsung continuaría fabricando los chips DRAM que conforman las capas superiores de la pila mediante su proceso de sexta generación de clase 10 nm. Por tanto, la colaboración no supondría trasladar toda la producción de memoria HBM a las instalaciones de TSMC.
Esta separación también refleja la creciente importancia del chip base en las nuevas generaciones de memoria HBM. Su función ya no se limita a gestionar las conexiones entre las capas de memoria y el procesador, sino que adquiere mayores responsabilidades en el procesamiento de las comunicaciones. Esto incrementa las exigencias sobre la tecnología lógica utilizada para fabricarlo.
NVHBM promete un 30% más de ancho de banda y un consumo un 15% inferior
Una de las modificaciones fundamentales de NVHBM consiste en trasladar el controlador de memoria desde el procesador de cálculo hasta el chip base de la pila HBM. Esta reorganización permite reducir los circuitos necesarios para gestionar la comunicación desde el acelerador, liberando espacio que podría dedicarse a otros recursos de procesamiento.
Según NVIDIA, la reducción del consumo de memoria alcanzaría el 15% frente a HBM4E convencional. Esta mejora tendría implicaciones térmicas importantes en aceleradores de inteligencia artificial, donde varios módulos HBM comparten el encapsulado con procesadores de elevado consumo. Reducir la energía utilizada por la memoria podría proporcionar mayor margen térmico al resto del sistema, aunque el beneficio dependerá de su configuración.
El incremento de ancho de banda también podría resultar relevante para la ejecución de modelos de inteligencia artificial que necesitan transferir grandes cantidades de datos continuamente. Como referencia teórica, aplicar una mejora del 30% a una pila HBM4E de 4 TB/s permitiría alcanzar aproximadamente 5,2 TB/s. Sin embargo, esta cifra es una extrapolación matemática, no una velocidad confirmada mediante pruebas de NVHBM.
Conviene recordar que un mayor ancho de banda no implica automáticamente un aumento proporcional del rendimiento de los aceleradores. Las mejoras dependerán del tipo de modelo, la capacidad de cálculo disponible y la eficiencia del software. Del mismo modo, el ahorro energético anunciado para la memoria no debe confundirse con una reducción equivalente del consumo total del procesador.
Samsung mantiene sus avances en HBM4E mientras prepara la nueva arquitectura
La posible colaboración con TSMC llega después de que Samsung anunciara avances en sus memorias HBM4E, capaces de alcanzar velocidades de hasta 16 Gbps por pin. La compañía comenzó a distribuir muestras de esta generación a finales de mayo de 2026, con configuraciones que funcionan a 14 Gbps por pin.
Estas cifras corresponden a las capacidades de las memorias HBM4E desarrolladas por Samsung, no a resultados obtenidos mediante la nueva arquitectura NVHBM. La utilización de un chip base personalizado introduce modificaciones adicionales que deberán validarse antes de determinar sus frecuencias, estabilidad y rendimiento efectivo.
Por ahora, la colaboración de fabricación entre Samsung y TSMC continúa sin confirmación oficial conjunta, mientras que NVIDIA no ha comunicado un calendario concreto de producción comercial para las configuraciones descritas. La propuesta permitiría combinar la tecnología DRAM de Samsung con la fabricación lógica avanzada de TSMC, aunque su principal ventaja técnica dependerá de que las mejoras anunciadas de ancho de banda y consumo puedan reproducirse en productos comerciales.
Vía: TechPowerUp
