El sector de semiconductores vuelve a poner el foco en Samsung, que ya trabaja en su futuro nodo de 1 nm, considerado el siguiente gran salto tras los procesos de 2 nm GAA (Gate-All-Around). Según diversas informaciones, la compañía coreana tendría previsto completar su fase de I+D en 2030, con el objetivo de iniciar la producción en 2031, en un contexto donde la miniaturización del silicio alcanza límites cada vez más exigentes y obliga a redefinir el ritmo de evolución del sector.
Este desarrollo no solo implica reducir el tamaño del nodo, sino replantear la arquitectura del transistor desde su base. Para ello, Samsung apostaría por la tecnología Fork Sheet, diseñada para aumentar la densidad de transistores dentro de la misma superficie, un factor clave en el rendimiento de los chips y en la evolución del sector de semiconductores en los próximos años.
Fork Sheet: más densidad en el mismo espacio
El enfoque Fork Sheet introduce una modificación sobre la arquitectura GAA, incorporando una barrera no conductora entre transistores que permite mejorar el aislamiento y aumentar el número de elementos activos dentro del chip. Este diseño busca superar las limitaciones del actual Gate-All-Around, donde el canal rodea completamente la compuerta para mejorar la eficiencia energética y el control del flujo de corriente.
En términos prácticos, la técnica elimina espacios infrautilizados dentro del chip para maximizar cada área disponible, lo que permite aumentar la densidad de integración sin incrementar el tamaño del dado. Esto resulta especialmente relevante en nodos avanzados como el de 1 nm, donde cada mejora en escala del silicio tiene un impacto directo en el rendimiento y la eficiencia global del sistema.
El salto desde 2 nm GAA plantea desafíos técnicos
A pesar de los avances del nodo de 2 nm GAA, su evolución hacia 1 nm no es directa, ya que las arquitecturas actuales están altamente optimizadas en términos de eficiencia y consumo. Esto obliga a introducir cambios más profundos en el diseño del transistor, aumentando la complejidad técnica del proceso y dificultando la producción a gran escala en condiciones estables.
En este contexto, Fork Sheet se presenta como una solución para mejorar el escalado, aunque su implementación añade dificultad en el proceso de fabricación y exige nuevas estrategias de diseño. Informes previos apuntaban a retrasos en nodos intermedios como el de 1,4 nm, reflejando los retos que afronta el sector de semiconductores en esta fase crítica de desarrollo.
Problemas actuales de eficiencia y presión competitiva
Más allá de la hoja de ruta futura, Samsung sigue enfrentando desafíos en sus procesos actuales, especialmente en el ámbito de la eficiencia energética. Un ejemplo es el comportamiento del Exynos 2600, que ha mostrado picos de consumo de hasta 30W en benchmarks como Geekbench 6, lo que termina afectando directamente a la eficiencia energética y a la autonomía de los dispositivos en escenarios reales.
Esta situación se refleja en comparativas donde soluciones basadas en Qualcomm, como el Snapdragon 8 Elite Gen 5, logran hasta un 28% más de autonomía, evidenciando que Samsung aún debe mejorar su tecnología antes de dar el salto definitivo a nodos más avanzados en el mercado.
Hoja de ruta: consolidar 2 nm antes del salto a 1 nm
Antes de alcanzar el nodo de 1 nm, la compañía necesita afianzar su proceso de segunda generación de 2 nm GAA (SF2P), donde se esperan mejoras en eficiencia, estabilidad y rendimiento sostenido. Este paso es clave para garantizar la viabilidad de futuras tecnologías y evitar problemas de consumo como los observados en generaciones actuales.
En este escenario, el nodo de 1 nm representa un objetivo a medio plazo, condicionado por la capacidad de Samsung para resolver los actuales problemas de consumo y escalar correctamente tecnologías como Fork Sheet. Su éxito determinará en gran medida el futuro del silicio de CPU, GPU y SoC dentro del sector de semiconductores.
Vía: Wccftech
