La JEDEC Solid State Technology Association, líder mundial en el desarrollo de estándares para la industria microelectrónica, ha anunciado hoy que está a punto de completar la próxima versión de su esperado estándar DRAM de memoria de alto ancho de banda (HBM): HBM4.
Diseñada como un paso evolutivo más allá del estándar HBM3 publicado recientemente, HBM4 tiene como objetivo mejorar aún más las velocidades de procesamiento de datos, manteniendo características esenciales como un mayor ancho de banda, un menor consumo energético y una mayor capacidad por die y/o pila.
Estos avances resultan vitales para aplicaciones que requieren una gestión eficiente de grandes conjuntos de datos y cálculos complejos, como la inteligencia artificial (IA) generativa, la computación de alto rendimiento, las tarjetas gráficas de gama alta y los servidores.
HBM4 introducirá el doble de canales por pila que HBM3, con una mayor superficie física. Para que los dispositivos sean compatibles, el estándar garantiza que un único controlador pueda funcionar con HBM3 y HBM4 si resulta necesario. Las distintas configuraciones requerirán varios intercaladores para adaptarse a las diferentes superficies.
HBM4 especificará capas de 24 y 32 Gb, con opciones para admitir pilas TSV de 4, 8, 12 y 16 niveles. El comité ha llegado a un acuerdo inicial sobre velocidades de hasta 6,4 Gbps, si bien se están debatiendo frecuencias superiores.
Vía: JEDEC
