Con AMD preparando las variantes de cuatro núcleos de su procesador Ryzen «Summit Ridge», la pregunta en la mente de todos es si el chip cuenta con dos complejos de computación de cuatro núcleos (CCX) con dos núcleos habilitados, cada uno, o simplemente un CCX, La cantidad de caché L3 anunciada por la compañía es de 8 MB (la de un CCX), en comparación con las partes de Ryzen de 6 núcleos que reciben los 16 MB (8 MB por CCX) disponibles en el silicio. Aunque podremos responder definitivamente a esa pregunta el 11 de abril, un nuevo firmware UEFI de ASUS para su placa base Crosshair VI Hero permite a los usuarios no sólo desactivar los núcleos, sino también la distribución de los núcleos discapacitados.
Los núcleos de la CPU en el procesador Ryzen «Summit Ridge» se distribuyen en dos grupos de cuatro núcleos, cada uno, llamado el complejo de cálculo de cuatro núcleos (CCX). Cada CCX tiene una caché L3 de 8 MB y, por lo tanto, la forma ideal de distribuir núcleos en modelos de conteo de núcleos más bajos sería deshabilitar un número igual de núcleos por CCX. Para los chips de 6 núcleos, un núcleo está deshabilitado por CCX, lo que resulta en una configuración 3 + 3. Sin embargo, para los chips de cuatro núcleos puede desactivar los cuatro núcleos en un CCX (configuración 4 + 0) o realizar una configuración 2 + 2 supuestamente más óptima, con dos núcleos deshabilitados por CCX. Hardware Unboxed aprovechó el nuevo firmware UEFI de ASUS para comparar la configuración 4 + 0 con la configuración 2 + 2. Los resultados son algo sorprendentes.
Como se puede ver en los gráficos anteriores, prácticamente no hay diferencia de rendimiento entre la configuración 4 + 0 y la configuración 2 + 2. De hecho, la configuración 4 + 0 es ligeramente más rápida en algunos escenarios. AMD ya anunciaba partes de Ryzen de núcleo cuádruple con sólo 8 MB de caché L3, por lo que podría tener más sentido mantener todos los 8 MB en un CCX y desactivar un CCX entero para ejecutar el chip en una configuración 4 + 0, que Desactivando 4 MB por CCX y ejecutándolo en una configuración 2 + 2. De esta manera, un único núcleo puede volcar> 4 MB de datos en el caché L3 que se dirige (en lugar de limitarse a 4 MB en una configuración 2 + 2 con sólo 4 MB por CCX). La comunicación entre CCX puede ser rápida, pero no lo suficientemente rápida como para hacer un núcleo de una dirección CCX la caché L3 de otro CCX (que por cierto no es posible, según AMD). Esto es lo que hace que 4 + 0 sea una configuración más deseable para las próximas.
Vía: Techpowerup
