Según el analista coreano Kurnal, la fundición japonesa Rapidus ha logrado un hito en su desarrollo de procesos avanzados: su nodo 2 nm (2HP) ofrecería una densidad lógica de 237,31 millones de transistores por milímetro cuadrado, prácticamente a la par del TSMC N2 (236,17 MTr/mm²) y por encima de Intel 18A (184,21 MTr/mm²).
Tecnología y validación del nodo 2HP
Rapidus ha centrado su estrategia en el uso de celdas estándar de alta densidad y un método single-wafer front-end, que permite ajustar cada oblea de manera individual antes de escalar la producción. La compañía afirma que su chip de prueba gate-all-around de 2 nm, fabricado con herramientas ASML EUV, cumplió con los objetivos eléctricos previstos.
El plan de la empresa contempla publicar los kits de diseño de proceso (PDK) a principios de 2026 y arrancar la producción en volumen en 2027 en su planta IIM-1, con un objetivo inicial de 25.000 obleas mensuales.
Ventaja en velocidad y flexibilidad
Más allá de la densidad, Rapidus quiere diferenciarse en los tiempos de ciclo. Mientras que los procesos tradicionales rondan los 120 días de entrega, su enfoque reduciría esa cifra a unos 50 días, con la posibilidad de “hot lots” en tan solo 15 días para pedidos urgentes. Esta agilidad se apoya en un ecosistema propio que integra OSATs, proveedores de EDA, IP y materiales, con el respaldo del gobierno japonés y el interés de grandes actores del cómputo.
Retos pendientes
Aun con estas cifras, el camino no está despejado. Como recuerdan los analistas, la densidad es solo un aspecto del proceso. La verdadera competitividad del nodo 2HP dependerá de:
- Eficiencia energética y rendimiento por vatio.
- Madurez de la cadena de suministro.
- Repetibilidad y rendimientos de fabricación altos.
En otras palabras, Rapidus deberá demostrar que puede pasar de un silicio de prueba validado a una producción estable y de gran volumen, algo que ha frenado en el pasado a más de un aspirante en la carrera de la litografía avanzada.
Vía: TechPowerUp
