AMD estudia apilar caché L2 en 3D para reducir latencia y consumo
AMD ha publicado un nuevo trabajo de investigación en el que explora una evolución directa de su tecnología 3D V-Cache: el apilado vertical de caché L2, no solo de L3, en futuros chips. El estudio, titulado Balanced Latency Stacked Cache y registrado bajo la patente US20260003794A1, describe un enfoque que promete igualar o incluso mejorar … AMD estudia apilar caché L2 en 3D para reducir latencia y consumo









