En los próximos meses, cabe esperar más noticias sobre productos como Intel Xeon Falcon Shore, NVIDIA Blackwell y AMD EPYC Venice. Estos nombres en clave representan la línea potencial de la serie 2025 para centros de datos, que abarcará una serie de combinaciones de CPUs, GPUs y XPUs, dependiendo del nombre que la compañía decida asignarles.
Una reciente hoja de ruta compartida por YuuKi ha revelado los planes de AMD de presentar una nueva serie de productos Instinct MI400, con variantes C, A y X, además de su nueva serie de procesadores EPYC Venice. Curiosamente, si esta hoja de ruta resulta ser cierta, indica que el procesador Venice requerirá de un nuevo socket conocido como SP7.
Además, parece que esta serie admitirá configuraciones de memoria DDR5 de 12 y 16 canales, lo que representa una mejora con respecto a la actual serie, que admite hasta 12 canales. En cuanto a rumores, se especula con que la familia de productos Venice basada en Zen 6 podría convertirse en la primera arquitectura de AMD en superar la cifra de 384 núcleos en un único encapsulado. Sin embargo, es importante señalar que dicho rumor aún no ha sido confirmado de forma oficial.
Se espera que la serie AMD Venice siga a la serie EPYC Turin, que cuenta con la arquitectura Zen 5 y es compatible con los sockets SP5 y SP6 utilizados actualmente por EPYC Genoa y Bergamo, con núcleos de CPU Zen 4. A diferencia de los planes previstos para Zen 4 y Zen 5, AMD aún no ha revelado detalles específicos sobre la serie Zen 6 EPYC, aparte de confirmar su existencia en la hoja de ruta filtrada.
La introducción de un nuevo socket implica que la arquitectura Zen 6 probablemente se encapsulará de forma diferente, posiblemente para dar cabida a más chiplets, lo que podría tratarse de un movimiento estratégico para hacer frente al aumento del tamaño de los CPUs de Intel en el mercado de los centros de datos.
Se espera que las técnicas avanzadas de encapsulado desempeñen un papel importante en las futuras arquitecturas de CPU, ya que las compañías exploran la posibilidad de apilar chiplets de cálculo unos sobre otros para mejorar el rendimiento y la eficiencia.
Los CPUs AMD EPYC Venice no deberían esperarse antes de 2025. La compañía aún no ha lanzado su arquitectura EPYC 8004 Siena, centrada en sistemas de telecomunicaciones y servidores edge. Se dice que estas series utilizan un socket SP6 más pequeño con soporte de memoria reducido a 8 canales.
Vía: VideoCardz
